当前位置: article > 正文

IC文章阅读：关于ICG(integrate clock gating)时钟门控_icg clock gate

作者：我家小花儿 | 2024-04-13 21:29:29

踩

icg clock gate

很巧的是，昨天华为笔试题就考了类似的题目，一共两道：

if(en) q <= d;
1

if(en) q <= d;
else q <= 0;
1
2

开始我不知道DC可以选择打开低功耗综合，第一种写法会自动综合出门控时钟，当然这道题目在不知情情况下也很容易选择正确答案。

第二道，当触发器在上升沿和下降沿触发时，分别需要与门还是或门的门控时钟。看了此博文，笔者心里更加清楚了答案。

总而言之，与门gate，latch在低电平跳变，与门可以过滤毛刺，第一个有效沿上升沿；或门gate，latch高电平跳变，或门过滤毛刺，第一个有效沿下降沿。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/我家小花儿/article/detail/418636