当前位置:   article > 正文

RISCV五级流水CPU设计_risc v5

risc v5

最新更新:扩展说明包请见一个简单的 RISC-V CPU 设计与实现

代码

所有代码已上传至我的github,欢迎访问。
代码仍在施工中。

流水线设计

寄存器 取指 译码 执行 访存 回写
pc_reg
inst_reg
rd_addr_reg
rs1_addr_reg
rs2_addr_reg
rs1_reg
rs2_reg
imm_reg
alu_reg ↗→
<
信号 取指 译码 执行 访存 回写
alu_op
s_pc
s_imm
s_jalr
s_branch
s_branch_zero
声明:本文内容由网友自发贡献,转载请注明出处:【wpsshop博客】
推荐阅读
相关标签
  

闽ICP备14008679号