热门标签
热门文章
- 1STM32的常用C语言_stm32c语言编程300例
- 2webpack打包的dist文件，如何查看页面效果！_打包后的dist文件 发给别人怎么看效果
- 3爬虫 — 验证码反爬_网络爬虫验证码逆向
- 4为国产发声！原来国内版Devin早已问世！？_devin如何使用
- 5项目中遇到的问题及解决方式_no matching version found for @babel/plugin-propos
- 6华为交换机看DHCP分配_网络IP地址应该如何进行分配？IP地址的有效分配管理方法...
- 702-Kubernetes中的NameSpace与Pod
- 8如何在VMWare的Ubuntu虚拟机中设置共享文件夹
- 9W806的编译环境准备_w806 upgrade tool打印cc
- 10LF-YOLO
当前位置: article > 正文
跨时钟数据传输问题（Clock domain crossing)-verilog_跨时钟域握手 verilog
作者：盐析白兔 | 2024-03-07 16:50:24
赞
踩
跨时钟域握手 verilog
一、跨时钟数据传输可能产生的问题
当两个不同时钟域的系统进行对接，由于对接的端口是异步可能会出现许多我们不希望出现的情况（setup/holdtime violation、亚稳态、数据传输不稳定）。
1.1什么是异步？
不同的时钟频率：
相同时钟周期，但是相位不同：
1.2 处理跨时钟域的数据传输的方案
- 采用握手信号交互
- 采用异步FIFO
二、握手信号
2.1 只使用握手信号存在的问题
- A module向B module进行传递数据，想要利用握手信号达到不同时钟传输数据的目的，这里利用了req和ack两个信号，但是这里很容易产生亚稳态；
- 当A发送req
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/盐析白兔/article/detail/206564?site
推荐阅读
相关标签
