搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
知新_RL
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
智驭未来!百望云强势登榜“2024中国AI应用层创新企业”
2
一文搞懂编程界中最基础最常见【必知必会】的十一个算法,再也别说你只是听说过【建议收藏+关注】_编程基础算法讲解_程序算法有哪些
3
正确解决AttributeError: ‘str‘ object has no attribute ‘decode‘异常的有效解决方法_linux 上编程报错"str" object has no attribute "decode
4
AI助力前端开发:探索智能网页编写的新纪元_前端如何写ai
5
珈和科技和比昂科技达成战略合作,共创智慧农业领域新篇章
6
【Python数据分析系列】一文总结dataframe截取/选择/切片的几种方式_dataframe横切选择
7
关于Java反射的详解及实战案例_java反射实例
8
tm1639c语言程序,51单片机各种汇编延时子程序整理汇总
9
Taro 框架中 vue3 request.ts 请求封装_taro.request 封装
10
Apache Flink X Apache Doris 构建极速易用的实时数仓架构_flinkcdc+flink+doris 实时数仓
当前位置:
article
> 正文
xilinx-serdes调试问题_serdes vivado
作者:知新_RL | 2024-07-02 08:41:58
赞
踩
serdes vivado
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档
文章目录
一、vivado-serdes调试问题
二、解决办法
一、
vivado
-serdes调试问题
1. 近期在调试板卡的gt,遇到些问题总结下。
FPGA板级调试的gt的ibert跑不通
FPGA的gt接收数据对不齐
二、解决办法
ibert跑不通的问题硬件原因线接反了。尤其时新做的板子经常会有这样的问题。xilinx的-1速率的FPGA-gt-是没办法跑到10G的。注意在选择ibert工程时需要注意一个QUAD会有两个外部的参考时钟,使用那个取决于在ibert选择哪个。
-
gt数据对不齐是因为我使用K28.5序列去检测K28.1。K28.1=3C,K28.5=BC。K码就是gt在对齐数据的要检测的序列。
下图是K码组成
声明:
本文内容由网友自发贡献,转载请注明出处:
【wpsshop博客】
推荐阅读
article
vivado
SLR
_
slr
ssi
csdn
...
vivado
SLR
_
slr
ssi
csdn
slr
ssi
csdn
描述 超级逻辑区...
赞
踩
article
从底层结构开始学习
FPGA
----
Xilinx
7 系列
FPGA
的
存储资源
优势_
fpga
博客...
你知道xilinx 7系列
FPGA
的
存储资源
有什么应用优势吗?_
fpga
博客
fpga
博客 ...
赞
踩
article
Xilinx
FPGA
中的基础逻辑单元--
CLB
/
Block
Memory/
DSP
/Transcei...
FPGA
中的基础逻辑单元--
Xilinx
Xilinx
FPGA
的组成部分 Configurable Logic Blo...
赞
踩
article
XILINX
-SSI_
stacked
silicon
interconnect
...
SSI-
stacked
silicon
interconnect
硅片堆叠互联,指将多个die(SLR-super lo...
赞
踩
article
xilinx
fpga
ultrascale
器件
GTX
参考
时钟
注意点_
bank115
116
时钟
...
FPGA
GTX
_
bank115
116
时钟
bank115
116
时钟
...
赞
踩
article
Xilinx
FPGA
:
vivado
单端
RAM
实现输出
偶数
(
单端
RAM
的简单应用)...
(2)调用IP资源找到
RAM
s&ROMs&B
RAM
s,选择其中的块资源。(1)先创建一个工程。
Xilinx
FPGA
:
v...
赞
踩
article
Xilinx
7
系列
FPGA
之
Artix
-
7
产品简介
_
artix
7
怎么样
,
2024年最新一个APP...
Artix
-
7
FPGA
提供业界集成度最高的 Type-1 单芯片密码 (SCC) 解决方案
,
可实现卓越、安全的 SW...
赞
踩
article
Xilinx
FPGA
:
vivado
实现
超声波
测距
_
vivado
超声波
测距
串口通信...
超声波
模块测出的距离显示在数码管上。对echo信号高脉冲计时。产生trig信号的模块。_
vivado
超声波
测距
串口通信v...
赞
踩
article
Xilinx
FPGA
——
Vivado
生成bit文件时需要添加的约束_
edit
device
pro...
Vivado
设计过程中生成的bit流文件需要通过特定的配置引脚导入到
FPGA
中。专用配置引脚上的不同电压级别决定了不同的...
赞
踩
article
Xilinx
7系列
FPGA
高性能(HP)
接口
与
2.5
V/
3.3
V 外设IO
接口
设计
考虑_v7 f...
本文详细介绍了
Xilinx
7系列
FPGA
的HPBank和HRBank
接口
特性,探讨了电阻分压、图腾柱电阻、FET开关、电...
赞
踩
article
Xilinx
7
系列
FPGA
架构
之
SelectIO
结构
(一)...
引言:从本文开始我们介绍
Xilinx
7
系列
FPGA
的
SelectIO
资源
结构
及使用,我们在进行
FPGA
外设硬件及软件设...
赞
踩
article
【
vivado
】PL通过
axi
_
hp
接口
控制
PS的
DDR
...
1、搭建
vivado
工程。 用户自建一个AXI
接口
,配置成AXI4、Full、Master类型。输入信号m00
_
axi
...
赞
踩
article
XILINX 7系列
FPGA
_
SelectIO
_
xilinx
selectio
...
FPGA
适合数据的并发性处理,但是数据从何而来,这就是本文所要说的
SelectIO
——数据传输的先锋部队 1.IO接口简...
赞
踩
article
Xilinx
FPGA
SelectIO
串并转换IP核使用笔记_
fpga
selectlo
ip核配...
IP核参数配置总结页:串行输入,8bit并行输出,single-end信号,速率为SDR,IO时钟驱动缓冲包括了BUFI...
赞
踩
article
Xilinx
FPGA
selectIO
笔记_
xilinx
lvpecl
...
前言内容主要来自ug471,主要记录
FPGA
的文档的学习笔记,参考的内容一个是csdn上的笔记和ug471文档此外还有部...
赞
踩
article
Xilinx
zynq
EtherCAT
LAN9252
_
lan9252
zynq
...
原文:https://blog.csdn.net/Zhu_Zhu_2009/article/details/825582...
赞
踩
article
Xilinx zynq
EtherCAT
LAN9252
...
参考 开源Ethercat主站 SOEM和IgH的比较 IgH Master 1.5.2 Documentation 中...
赞
踩
article
Xilinx
FPGA
:
vivado
这里记录一个小小的
问题
...
我没有认识到rx_data信号只能由电脑产生发送给卡发版,我以为由超声波返回的echo信号计算出的distance也可以...
赞
踩
article
vivado
60
进制
计数器
并用数码管显示_
vivado
60
进制
计数器
...
module second(input wire clk,output reg sec);reg [27:0]q1;al...
赞
踩
article
Xilinx
7
系列
FPGA
之
Artix
-
7
产品简介
_
artix
7
怎么样...
Xilinx
7
系列
FPGA
之
Artix
-
7
产品简介
_
artix
7
怎么样
artix
7
怎么样 ...
赞
踩
相关标签
fpga开发
CLB
Block RAM
DSP
IO
Transceivers
fpga
SelectIO
FPGA
LVDS
Serdes
串并/并串转换
EtherCAT
zynq
ethercat
LAN9252
etherlab
soem