当前位置:   article > 正文

详解Xilinx FPGA高速串行收发器GTX/GTP(5)--详解8B10B编解码

详解Xilinx FPGA高速串行收发器GTX/GTP(5)--详解8B10B编解码

目录

1、8B/10B编码是什么?

2、8B/10B编码的规则

3、两个例子

4、GTX的8B/10B编码

5、Verilog实现


           文章总目录点这里:《FPGA接口与协议》专栏的说明与导航


1、8B/10B编码是什么?

        简单来说,8B/10B编码就是将原本是8bits的数据,按照一定的规则扩展编码到10bits。8B10B编码是1983年由IBM公司提出的传输编码标准,通常用于高速收发器中,以太网、JESD204B、SATA等接口协议都使用了这个编码规则。

        原本用8bits就能表示的数据现在要用10bits来表示,那肯定就会造成一定程度的浪费,也就是我们所说的 “编码开销” ,对接收端来说,它接收的10位数据只有8位是有效的,2位是相对无效的,所以它的编码开销是 2/10*100% = 20% 。存在编码开销也就是意味着传输带宽的浪费,那么8B/10B编码究竟有什么好处,以至于我们能容忍20%的编码开销也要使用它呢?

        8B/10B编码最大的好处是直流平衡(DC平衡&#

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/知新_RL/article/detail/992083
推荐阅读
相关标签
  

闽ICP备14008679号