Xilinx DDR3 MIG IP核设计（1）--MIG IP核是什么？如何配置MIG IP核？（Native接口）

作者：码创造者 | 2024-08-07 20:15:03

踩

mig ip核是什么

1、前言

2、MIG DDR3 IP核的介绍

3、MIG DDR3 IP核的配置

文章总目录请点这里：《FPGA接口与协议》专栏的说明与导航

1、前言

DDR3 SDRAM 简称 DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用，特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3 的读写操作大都借助 IP 核来完成。

2、MIG DDR3 IP核的介绍

MIG(Memory Interface Generators) IP 核是 Xilinx 公司针对 DDR 存储器开发的 IP，里面集成存储器控制模块，实现 DDR 读写操作的控制流程，下图是 7 系列的 MIG IP 核结构框图。MIG IP 核对外分出了两组接口。左侧是用户接口，就是用户（FPGA）同 MIG 交互的接口，用户只有充分掌握了这些接口才能操作 MIG。右侧为 DDR 物理芯片接口，负责产生具体的操作时序，并直接操作芯片管脚。这一侧用户只负责分配正确的管脚，其他不用关心。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/码创造者/article/detail/944332