在tools 下面选中project settings。
然后选targat language为VHDL 。
这样就会生成一个以VHDL语言为模板的ip。
转载：https://zhidao.baidu.com/question/2078274187164889428.html?qbl=relate_question_1&word=vivado%C9%E8%D6%C3IP%BA%CB%C9%FA%B2%FAVerilog
热门标签
热门文章
- 1【Java--数据结构】栈：不仅仅是数据存储，它是编程的艺术
- 2【数据结构与算法】直接插入排序和希尔排序
- 3POS--权益证明机制_ppcoin: peer-to-peer crypto-currency with proof-of
- 4DNF手游攻略：0氪攻略，转职技巧与避坑指南！
- 5H2WebReader：一款轻量级的在线HTML到Markdown转换器
- 6H5点餐系统|外卖点餐系统源码(源码+搭建+论文)
- 7深入解析Python中的range()函数_numpy range
- 8docker的安装，以及通过docker拉取nacos镜像和启动_nacos docker镜像
- 9读书笔记之人工智能_full ai的定义
- 10年龄不过30岁而已，宝妈程序员开发转测试，20Koffer也照收不误_大龄开发转测试可行吗
当前位置: article > 正文
vivado自定IP例化的问题，怎么生成VHDL的例化
作者：秋刀鱼在做梦 | 2024-07-25 09:21:55
赞
踩
vivado 的ip生成是vhdl的
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/秋刀鱼在做梦/article/detail/879520
推荐阅读
相关标签
