热门标签
热门文章
- 1使用Verilog实现CRC-8的串行计算_crc8 verilog
- 2大数据、人工智能、云计算、物联网、区块链序言【大数据导论】_大数据、云计算、物联网相关概念普及
- 3spring.HttpMessageNotReadableException: JSON parse error_spring json parse error
- 4springboot整合redisson实战（一）整合 redisson-spring-boot-starter
- 5设置了uni.chooseLocation，小程序中打不开_uni.chooselocation点击之后没反应
- 6头歌实验代码_表格样式头歌代码
- 7mysql的clob转字符串_Oracle中clob与varchar字段互转
- 8日常学习记录——使用Visio2019绘制思维导图_visio画大括号思维导图
- 9【数据结构】：冒泡排序（c++实现）_c++冒泡排序统计轮数
- 10chatgpt赋能python：Python选择界面的SEO介绍
当前位置: article > 正文
【FPGA】AXI总线协议_fpga握手协议axi
作者：空白诗007 | 2024-07-10 12:21:02
赞
踩
fpga握手协议axi
AXI总线协议
- AXI 全称 Advanced eXtensible Interface 主要描述了主设备和从设备之间的数据传输方式
- AXI 协议主要描述了主设备和从设备之间的数据传输方式，主设备和从设备之间通过握手信号建立连接
- 当从设备准备好接收数据时，会发出 READY 信号。当主设备的数据准备好时，会发出和维持 VALID 信号，表示数据有效
- 数据只有在 VALID 和 READY 信号都有效的时候才开始传输。当这两个信号持续保持有效，主设备会继续传输下一个数据
- 主设备可以撤销VALID 信号，或者从设备撤销 READY 信号终止传输
- AXI 的协议如图， T2 时，从设备的 READY信号有效， T3 时主设备的 VILID 信号有效，数据传输开始
AXI总线类型
AXI4-Lite
- 具有轻量级，结构简单的特点，适合小批量数据、简单控制场合。不支持批量传输，读写时一次只能读写一个字（ 32bi
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/空白诗007/article/detail/806249
推荐阅读
相关标签
