热门标签
热门文章
- 1IDEA用Kotlin语言整合Spring Boot MySQL mybatis项目_ideal 选择konlin
- 2Nxlog——日志采集神器简介_nxlog收集dns日志
- 3【微信小程序】导入项目
- 4CVE-2024-38077漏洞 2012R2系统更新失败
- 5一维卷积神经网络的特征可视化_如何将一维卷积神经网络的权值在原始图像上表现出来
- 6手机视频开发技术 Android IOS_手机视频通话 参数设置
- 7Spring 框架参考文档(六)-Integration之Cache 抽象_integrationcache
- 8初学者如何从零开始学习人工智能？看完你就懂了_想学ai怎么样入门
- 9本地安装Llama3.1与LobeChat可视化UI界面并实现远程访问大模型实战_安装llama3.1-8b
- 10自然语言理解（NLU）个人入门笔记记录1_自然语言理解 nlu 向量数据库
当前位置: article > 正文
【FPGA静态时序分析与时序约束_2】基础知识总结2_时钟偏差 时钟抖动 设置约束条件 时序检查
作者：笔触狂放9 | 2024-08-19 11:49:41
赞
踩
时钟偏差 时钟抖动 设置约束条件 时序检查
【FPGA静态时序分析与时序约束_2】基础知识总结
1、时钟、时钟抖动、时钟偏差、时钟不确定性
1-1 时钟
理想的时钟模型是一个占空比为 50%的方波。如图所示：
-
时钟在FPGA中，是逻辑运行的一个基准。
-
实际电路中输入给 FPGA 的晶振时钟信号其实是正弦波，这个波形不影响 FPGA 对时钟的识别。如下图：
1-2 时钟抖动
时钟抖动（ Clock Jitter）是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动（时钟脉冲宽度发生暂时变化，也就是 T cycle【时钟周期】或大或小）。
1-3 时钟偏差
时钟偏差（Clock Sk
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/笔触狂放9/article/detail/1002178
推荐阅读
相关标签
