ZYNQ学习日志-------hello wold_zynqd的bank0电平设置成多少

新建工程

版本：vivado 2018.1
ZYNQ板子使用米联客ZYNQ7020
正常创建工程，无需添加设计文件。

型号选择：xc7z020clg400-2

创建block

1.creat block design（IP INTEGRATOR下），
2.添加IP，添加一个ZYNQIP

3.配置ZYNQ
此工程中，使用到SD0，UART1.打开即可，CD管脚在此块板中是47，其他板参考原理图。
BANK 0 I/O Voltage 选择3.3V
BANK 1 I/O Voltage 选择1.8V



更改PS端时钟，默认200M，更改为125

4.连线
此工程没有其余的IP，只需将CLK连上（也可将FCLK_CLK0删掉）。

连接SDK

当软件出现一些莫名其妙的问题可以重置工程，没有就忽略。

步骤

地址分配：只用到DDR，软件自动分配地址，有特殊要求才需自己更改。

生成bit,直接生成即可，

导入

勾选inclede bits

launch sdk
file -> launch SDK

PS端

建工程，输入工程名后next，然后选择模板（已有hello word模板，使用即可）。



等待编译完成。
添加串口，将板子的串口连上电脑后添加COM口。

开始调试

选择第5个，双击

勾选

然后apply，debug。
来到调试界面
下端选择SDK Terminal界面，然后运行就可以收到hello world
同样的工程，，可直接在SDK中添加新的工程，例如DDR,DRAM,IwIP，不需要在配置fpga，从SDK步骤开始，相同的操作，DDR，DRAM，可在串口反馈，网线的需要板子和电脑用网线连，再在网络共享中心配置一下协议IP，即可使用网线通信软件通过网线进行数据传输。