搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
繁依Fanyi0
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
从零开始的Docker Desktop使用,Docker快速上手,Docker介绍和基础使用_docker desktop 用法
2
Neo4j在Ubuntu 20.04上安装、配置以及Python连接使用 - Neo4j_neo4j ubuntu
3
无人机视觉检测算法研究及数据集汇总_目标检测数据集无人机视角
4
毕业设计:基于python的反电信诈骗管理系统_反诈数据库设计
5
深度学习-09(目标检测:Object Detection)_深度学习目标检测
6
Git 使用中显示“Another git process seems to be running in this repository...”问题解决
7
基于JS和vue的sql编辑器功能的实现_前端sql编辑器
8
pycharm加载本地数据集_pycharm使用总结
9
【AI大模型应用开发】从CoT到ToT,再到ReAct,提升大模型推理能力的方式探索(含代码)_大模型 思维图cot
10
OPENMV与STM32串口通信_uart.init(baudrate=115200, bits=8, parity=none, st
当前位置:
article
> 正文
vivado 创建和运行链路清扫_vivado phase5 sweep
作者:繁依Fanyi0 | 2024-06-14 20:21:27
赞
踩
vivado phase5 sweep
创建和运行链路清扫
要分析给定链路的裕度
,
利用不同
MGT
设置来多次运行链路扫描是很有效的。这样有助于判定最佳设置。
Vivado
Serial I/O Analyzer
功能支持您定义、运行、保存和重新调用链路清扫
,
链路清扫是由多次链路扫描集合而成的。
每条链路对应一次清扫。要创建清扫
,
请在“
Link
”窗口中选中链路
,
然后右键单击并选择“
Create Sweep
”
,
或者也
可以单击“链路
(Link)
”窗口工具栏中的“
Create Sweep
”按钮。这样将显示“创建清扫
(Create Sweep)
”对话框
,
此
对话框与“创建扫描
(Create Scan)
”对话框相似
,
差别在于前者具有额外的选项用于定义要清扫的属性以及清扫方式。
选定这些设置后
,
下一步是选择“清扫属性
(Sweep Properties)
”。所有可写链路属性都可接受清扫。要添加属性
,
请
单击左侧“
+
”按钮以在表格中添加另一行。单击“
Property Name
”即可选择要清扫的属性。
要更改值
,
请单击“
Values to Sweep Cell
”
,
并使用选择器来选择要清扫的值。如果属性不含枚举值
,
请在提供的文
本区域的每一行上输入
1
个十六进制值。
• 在下图所示的“
Semi Custom
”模式下
,
将针对每一次扫描定义每一种属性组合
,
并且将根据清扫属性来执行扫
描。可通过选中“
Preview & Scans
”选项卡来预览执行的清扫数量以及清扫顺序。
• 在“
Full Custom
”模式下
,
列出的每个属性的第一个选项用于首次扫描
,
每个属性的第二个选项用于第二次扫描
,
以此类推。如果任一属性所含选项数少于其它属性
,
则最后一个选项将用于所有后续扫描。如果属性选项全部相
同
,
但采用“
Full Custom
”作为清扫模式
,
那么只能执行
3
次扫描。
• 在“
Exhaustive
”模式下
,
“
Values to Sweep
”不可编辑
,
因为针对任一给定属性将选中所有值。
所有属性都完成设置后
,
要按顺序运行每一次扫描
,
请保持“
Run Sweep
”处于选中状态。单击“
OK
”后就会在“扫
描
(Scan)
”窗口中详细罗列扫描列表。
清扫期间
,
在“
Scan
”窗口中将跟踪进度
,
并显示最新的扫描结果。
显示和浏览扫描图
创建扫描后
,
它会为扫描自动启动“扫描图
(Scan Plots)
”窗口。对于
2D
眼图扫描
,
扫描图为
BER
值组成的热图。
就像
Vivado IDE
中显示的其它图表一样
,
眼图扫描图的放大鼠标手势如下
:
• 缩放区域
(Zoom Area)
:
左键单击并从左上向右下拖动
• 缩放适应
(Zoom Fit)
:
左键单击并从右下向左上拖动
• 放大
(Zoom In)
:
左键单击并从右上向左下拖动
• 缩小
(Zoom Out)
:
左键单击并从左下向右上拖动
并且当鼠标置于图上时
,
当前水平和垂直代码以及扫描所得
BER
值都会显示在工具提示中。您还可通过单击绘图窗口
中的“
Plot Type
”按钮并选择“
Show Contour (filled), Show Contour (lines), Bathtub (Center Horizontal Line), and
Heat Map
”来更改绘图类型。
在扫描图底部会显示摘要视图
,
其中显示了扫描设置以及扫描执行时间等基本信息。在执行
2D
眼图扫描期间
,
将计算
扫描中不含任何错误的像素数量
(
将水平和垂直增量一并纳入考量
),
此结果将显示为“开放区域
(Open Area)
”。
“扫描
(Scan)
”窗口内容默认情况下按“
Open Area
”排序
,
因此开放区域最大的扫描显示在顶部。下图为上图所示扫
描的浴缸图。
将扫描结果写入文件
如果由于执行了部分或完整二维眼图扫描导致存在扫描数据
,
那么可通过单击“扫描
(Scan)
”窗口中的“
Write Scan
”
按钮
,
将这些结果写入
CSV
文件。这样即可将扫描结果保存到逗号分隔格式的文件
,
并将
BER
值归入同一个区块
(
经
复制扫描图所得
)
内。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/繁依Fanyi0/article/detail/719486
推荐阅读
article
Xilinx
Vivado
LDPC
IP
core
,TSN
IP
core
. 各种
IP
core
_...
1.
Xilinx
Vivado
官方
LDPC
IP
core
;2.
Xilinx
Vivado
官方 TSN
IP
co...
赞
踩
article
时序
分析
及约束实操(
VIVADO
IDE)——
IO
时序
分析
_
fpga
io接口
时序
路径
测试...
前言
IO
时序
分析
主要
分析
,FPGA芯片和外围电路(寄存器)通信的
时序
问题。本节主要学习基本模型。1、源同步FPGA输入时...
赞
踩
article
Vivado
HLS 三:
基本概念
(lut、
latch
、ff、
RAM
、ROM、
FIFO
等)_viva...
Vivado
HLS 三:
基本概念
参考:https://blog.csdn.net/wordwarwordwar/art...
赞
踩
article
[IP实例]
vivado
VIO
(
virtual
input
output)虚拟IO
使用
_viva...
一般情况下ILA和
VIO
都是用在chipscope上
使用
,
VIO
可以作为在chipscope时模拟IO。譬如:在
使用
ch...
赞
踩
article
vivado
IO
约束
_
vivado
pblock
包含io吗...
vivado
IO
约束
_
vivado
pblock
包含io吗
vivado
pblock
包含io吗 ...
赞
踩
article
vivado
VIO
(
virtual
input
output
)虚拟IO的使用_
vivado
vi...
转自:https://blog.csdn.net/wordwarwordwar/article/details/7715...
赞
踩
article
Vivado
ECO
实例教程
一
增加
LUT
(GUI操作)_
vivado
lut
使用...
什么是
ECO
?
ECO
指的是Engineering Change Order,即工程变更指令。目的是为了在设计的后期...
赞
踩
article
Vivado
随笔(6)
Timing
Summary
相关讨论(一)
_
design
timing
...
Vivado
运行完Implementation后,Design Runs都会有如下的提示:当然
Timing
Summar...
赞
踩
article
vivado
Placement
、
时钟
和I/O
放置
、
全局
布局
、详细
布局
和
布局
后优化_
vivado
的输...
vivado
Placement
、
时钟
和I/O
放置
、
全局
布局
、详细
布局
和
布局
后优化_
vivado
的输入
全局
时钟
vivad...
赞
踩
article
vivado
时序
分析(
寄存器
与
寄存器
)_
clock
pessimism
...
总体延时分为两部分 :1时钟的延时 tclk2- tclk1,也被称为时钟偏斜。2 在两个
寄存器
之间 Tdata 既包括...
赞
踩
article
vivado
----
fpga
硬件调试 (三)----
mark
_
debug
_
vhdl
mark
deb...
在Vivado下在线调试是利用ILA进行的,Xilinx官方给出了一个视频,演示了如何使用Vivado的
debug
co...
赞
踩
article
vivado
PS+PL联合调试——利用
MARK
DEBUG
添加
debug
信号
,
SDK
触发ila观测...
点击next,进入网表配置,NAME为你要观察的
信号
,Clock Domain为在哪个时钟域进行
信号
观测,选中要更改的某...
赞
踩
article
vivado
----
fpga
验证
调试
_
vivado
verify
...
在
vivado
中
fpga
功能验证比ise中方便了很多,主要体现在debug的ip核生成以及最后的波形观察和
调试
上,下面我...
赞
踩
article
vivado
----
fpga
硬件调试 (二)----
mark
_
debug
_
fpga
中
mark
deb...
Vivado和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE
中
称为ChipScope而Vivado
中
...
赞
踩
article
vivado
----
fpga
硬件调试 (一)
----
mark
_
debug
_
vivado
debug
...
最近两个月开始用Vivado做项目,之前一直用ISE开发,个人觉得ISE方便好用,而Vivado编译又慢,还占内存,打开...
赞
踩
article
【
Vivado
——
FPGA
硬件调试 (一)】
mark
_
debug
_
fpga
的
debug
方式...
Vivado
和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE中称为ChipScope而
Vivado
中...
赞
踩
article
Vivado
ILA
IP
使用示例:
FPGA
FPGA
(
Field
-
Programmable
Ga...
Vivado
工具套件为
FPGA
设计
提供了丰富的资源和功能,其中包括用于调试
设计
的
ILA
(Integrated L...
赞
踩
article
【
vivado
IP核】第
4
篇:
ILA
使用介绍_
ila
和system
ila
区别
...
1 前言1.1 声明本文依据网络资料及工作经验整理而成,如有错误请留言。文章为个人辛苦整理,付费内容,禁止私自转载。文章...
赞
踩
article
Vivado
VIO IP核(
Virtual
Input
/Output)的使用_
vivado
vio
...
在Aurora通信工程中,有一个专门产生Aurora
数据
包的模块,该模块在Aurora ip准备好后会自动根据计数器产生...
赞
踩
article
vivado
VIO
IP
的
用法_
vio
的
时钟最小多少...
vivado
VIO
IP
的
用法0 程序功能1
IP
核
的
例化1.1
VIO
IP
的
例化1.2 DDS
IP
2 程序2.1...
赞
踩
相关标签
tcp/ip
fpga开发
网络协议
STA
时序分析
静态时序分析
IO时序模型
fpga
技术
实例
FPGA
ECO
Vivado
vivado
信息与通信
调试
波形
仿真
debug