搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
菜鸟追梦旅行
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
【数据结构】 实验报告13 各排序算法时间性能比较_给出一组实验来比较排序算法的时间性能。作业报告必须。 (九种数据结构的排序算法
2
如何使用Android平板公网访问本地Linux code-server_平板连接linux服务器
3
【LSTM分类】基于麻雀算法优化长短期记忆神经网络SSA-LSTM的数据分类预测附matlab代码 标准_lstm神经网络数据分类模型 性能指标
4
【JEECG技术文档】数据权限自定义SQL表达式用法说明_jeecg自定义数据表达式
5
华为OD机试真题 C++ 实现【ABR 车路协同场景】_abr 车路协同场景c++
6
旭日X3派BPU部署教程系列之手把手带你成功部署YOLOv5_yolov5 cpu端后处理代码
7
2024年大数据最全Hadoop大数据集群搭建(超详细)_hadoop集群搭建,快速从入门到精通_hadoop集群搭建完整教程
8
【华为OD机试】2024年真题C卷(Python)-掌握单词的个数_有一个字符串数组 words 和一个字符串 chars. 假如可以用 chars 中的字母拼写出 w
9
通过控制台获取Android app签名的sha1值_浏览器控制台看签名算法
10
机器学习中的九种距离公式(欧式距离,曼哈顿距离,切比雪夫距离,闵可夫斯基距离,标准化欧氏距离,余弦距离,汉明距离,杰卡德距离,马氏距离)_欧式距离是曼哈顿距离吗
当前位置:
article
> 正文
vivado 设置 VIO 核以执行测量、查看 VIO 核状态_vivado vio
作者:菜鸟追梦旅行 | 2024-06-11 18:35:12
赞
踩
vivado vio
设置
VIO
核以执行测量
您添加到自己的设计中的
VIO
核会显示在“硬件
(Hardware)
”窗口中的目标器件下。如果未显示这些
VIO
核
,
请右键
单击器件并选择“
Refresh Hardware
”。这样将重新扫描
FPGA
或
ACAP
并刷新“
Hardware
”窗口。
注释
:
如果编程和
/
或刷新
FPGA
或
ACAP
后仍未显示
VIO
核
,
请检查并确保已使用正确的
.pdi
文件完成器件编程
,
并确认已实现的设计包含
VIO
核。此外
,
还请检查并确认有相应的
.ltx
探针文件
(
与
.bit
文件相匹配
)
与该器件
关联。
单击
VIO
核
(
下图中名为
hw_vio_1
的核
),
以在“
VIO
核属性
(VIO Core Properties)
”窗口中查看其属性。选中
VIO
核后
,
还应在“调试探针
(Debug Probes)
”窗口以及
Vivado IDE
工作空间中对应的“
VIO
仪表板
(VIO Dashboard)
”中
看到对应于此
VIO
核的探针。
VIO
核可能会与
Vivado IDE
不同步。请参阅“查看
VIO
核状态”
,
以获取有关如何解释
VIO
状态指示的更多信息。
VIO
核根据基于对象属性的置位
/
落实和刷新
/
获取模型来操作
:
• 要读取
VIO
输入探针值
,
请首先刷新含
VIO
核数值的
hw_vio
对象。获取对应
hw_probe
对象的属性值
,
以观察输
入探针值。请参阅“与
VIO
核输入探针进行交互”部分
,
以获取更多信息。
• 要编写
VIO
输出探针值
,
请首先在
hw_probe
对象上获取期望的值作为属性。随后
,
这些属性值将落实到硬件中的
VIO
核
,
以将这些值写入核的输出探针端口。请参阅“与
VIO
核输入探针进行交互”部分
,
以获取更多信息。
查看
VIO
核状态
VIO
核可包含
0
或多个输入探针以及
0
或多个输出探针
(
请注意
,
VIO
核必须包含至少
1
个输入或输出探针
)
。
“
Hardware
”窗口中所示
VIO
核状态用于表示
VIO
核输出探针的当前状态。下表中描述了可能的状态值以及您需要采
取的任何操作。
在“调试探针
(Debug Probes)
”窗口中查看
VIO
核
“
VIO
仪表板
(VIO Dashboard)
”窗口中的“
+
”按钮用于查看、添加和删除属于
VIO
核的调试探针。
使用
VIO
仪表板
VIO
默认仪表板初始为空
,
您可向其中添加
VIO
探针
,
如下图显示。
VIO
仪表板是给定
VIO
核相关的所有状态和控制信息的集中显示位置。刷新硬件器件并首次检测到
VIO
核时
,
将自动
打开该核的
VIO
仪表板。如果需要手动打开或重新打开此仪表板
,
请在“硬件
(Hardware)
”窗口或“调试探针
(Debug
Probes)
”窗口中右键单击此
VIO
核对象
,
然后单击“
Open Dashboard
”。
与
VIO
核输入探针进行交互
VIO
核输入探针用于从实际硬件的
FPGA
或
ACAP
内运行的设计中读取相应的值。
VIO
输入探针通常用作为待测设计
的状态指示器。
VIO
调试探针需手动添加到
VIO
仪表板的“
VIO
探针
(VIO Probes)
”窗口中。请参阅“在‘调试探针
(Debug Probes)
’窗口中查看
VIO
核”章节
,
以了解具体方法。下图中显示了
VIO
仪表板的“
VIO Probes
”窗口中的
VIO
输入探针示例。
使用
VIO
核视图读取
VIO
输入
VIO
输入探针可使用“
VIO
仪表板
(VIO Dashboard)
”窗口的“
VIO
探针
(VIO Probes)
”窗口来查看。每项输入在表中
均独立成行以供查看。
VIO
输入探针的值显示在表中的“值
(Value)
”列中
(
请参阅“与
VIO
核输入探针进行交
互”
)
。
VIO
核输入值将根据
VIO
核的刷新率值定期更新。您可通过更改“
VIO
属性
(VIO Properties)
”窗口中的“刷
新率
(Refresh Rate (ms))
”或者通过运行以下
Tcl
命令来设置刷新率
:
set_property CORE_REFRESH_RATE_MS 1000 [get_hw_vios hw_vio_1]
注释
:
将刷新率设为
0
会导致
VIO
核停止自动刷新。另请注意
,
刷新率值过低可能导致
Vivado IDE
迟滞。赛灵思建议
将刷新率设为不低于
500 ms
。
如果要手动读取
VIO
输入探针值
,
可使用
Tcl
命令。例如
,
如果要刷新并获取
VIO
核
hw_vio_1
的输入探针值
(
名为
BUTTON_IBUF
),
请运行以下
Tcl
命令
:
refresh_hw_vio [get_hw_vios {hw_vio_1}]
get_property INPUT_VALUE [get_hw_probes BUTTON_IBUF]
相关信息
与
VIO
核输入探针进行交互
设置
VIO
输入显示类型和基数
VIO
输入探针的显示类型可通过如下方式进行设置
:
在“
VIO
仪表板
(VIO Dashboard)
”窗口的“
VIO
探针
(VIO
Probes)
”窗口中
,
右键单击
VIO
输入探针
,
并选择
:
• “
Text
”
,
用于将输入显示为文本字段。这是对应
VIO
输入探针矢量
(
位宽大于
1
)
的唯一显示类型。
• “
LED
”
,
用于将输入显示为发光二极管
(LED)
的图形表示法。此显示类型仅适用于
VIO
输入探针标量以及
VIO
输
入探针矢量的个别元素。您可将高低值设置为以下
4
种颜色中的任何颜色
:
○
灰
(
熄灭
)
○
红
○
绿
○
蓝
当
VIO
输入探针的显示类型设置为“
Text
”时
,
您可通过如下方式更改基数
:
在“
VIO Dashboard
”窗口的“
VIO
Probes
”窗口中
,
右键单击
VIO
输入探针
,
并选择
:
• “
Radix > Binary
”
,
以将基数更改为二进制。
• “
Radix > Octal
”
,
以将基数更改为八进制。
• “
Radix > Hex
”
,
以将基数更改为十六进制。
• “
Radix > Unsigned
”
,
以将基数更改为无符号十进制。
• “
Radix > Signed
”
,
以将基数更改为有符号十进制。
您还可使用
Tcl
命令来设置
VIO
输入探针的基数。例如
,
要更改名为“
BUTTON_IBUF
”的
VIO
输入探针的基数
,
请
运行以下
Tcl
命令
:
set_property INPUT_VALUE_RADIX HEX [get_hw_probes BUTTON_IBUF]
观察和控制
VIO
输入活动
除了从
VIO
输入探针读取值外
,
您还可以监控
VIO
输入探针的活动。活动检测器可用于指示
Vivado IDE
定期更新期间
VIO
输入值何时发生改变。
VIO
输入探针活动值在“
VIO
仪表板
(VIO Dashboard)
”窗口的“
VIO
探针
(VIO Probes)
”窗口的活动列中显示为箭
头
:
• 向上箭头表示在活动持续期间
,
输入探针值已从
0
转变为
1
。
• 向下箭头表示在活动持续期间
,
输入探针值已从
1
转变为
0
。
• 双向箭头表示在活动持续期间
,
输入探针值已至少一次从
1
转变为
0
并从
0
转变为
1
。
如需控制输入活动状态显示的持续时间
,
请在“
VIO Dashboard
”窗口的“
VIO Probes
”窗口中右键单击
VIO
输入探
针并选择
:
• “
Activity Persistence > Infinite
”
,
此项用于累积并保留活动值
,
直至复位。
• “
Activity Persistence > Long (80 samples)
”
,
此项用于在较长的时间段内累积并保留活动。
• “
Activity Persistence > Short (8 samples)
”
,
此项用于在较短的时间段内累积并保留活动。
您还可使用
Tcl
命令来设置活动持续状态。例如
,
要将名为
BUTTON_IBUF
的
VIO
输入探针上的活动持续时间更改为
较长的时间段
,
请运行以下
Tcl
命令
:
set_property ACTIVITY_PERSISTENCE LONG [get_hw_probes BUTTON_IBUF]
要将任一给定核的所有输入探针的活动复位
,
请在“
Hardware
”窗口中右键单击
VIO
核
,
然后选择“
Reset All Input
Activity
”。您也可以通过运行以下
Tcl
命令来执行此操作
:
reset_hw_vio_activity [get_hw_vios {hw_vio_1}]
提示
:
要更改任一
VIO
输入探针矢量的多个标量成员的类型、基数和
/
或活动持续时间
,
请右键单击整个探针或
者该探针的多个成员
,
然后从弹出菜单中进行选择。菜单选项适用于选中的所有探针标量。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/菜鸟追梦旅行/article/detail/704330
推荐阅读
article
Xilinx
Vivado
LDPC
IP
core
,TSN
IP
core
. 各种
IP
core
_...
1.
Xilinx
Vivado
官方
LDPC
IP
core
;2.
Xilinx
Vivado
官方 TSN
IP
co...
赞
踩
article
时序
分析
及约束实操(
VIVADO
IDE)——
IO
时序
分析
_
fpga
io接口
时序
路径
测试...
前言
IO
时序
分析
主要
分析
,FPGA芯片和外围电路(寄存器)通信的
时序
问题。本节主要学习基本模型。1、源同步FPGA输入时...
赞
踩
article
Vivado
HLS 三:
基本概念
(lut、
latch
、ff、
RAM
、ROM、
FIFO
等)_viva...
Vivado
HLS 三:
基本概念
参考:https://blog.csdn.net/wordwarwordwar/art...
赞
踩
article
[IP实例]
vivado
VIO
(
virtual
input
output)虚拟IO
使用
_viva...
一般情况下ILA和
VIO
都是用在chipscope上
使用
,
VIO
可以作为在chipscope时模拟IO。譬如:在
使用
ch...
赞
踩
article
vivado
IO
约束
_
vivado
pblock
包含io吗...
vivado
IO
约束
_
vivado
pblock
包含io吗
vivado
pblock
包含io吗 ...
赞
踩
article
vivado
VIO
(
virtual
input
output
)虚拟IO的使用_
vivado
vi...
转自:https://blog.csdn.net/wordwarwordwar/article/details/7715...
赞
踩
article
Vivado
ECO
实例教程
一
增加
LUT
(GUI操作)_
vivado
lut
使用...
什么是
ECO
?
ECO
指的是Engineering Change Order,即工程变更指令。目的是为了在设计的后期...
赞
踩
article
Vivado
随笔(6)
Timing
Summary
相关讨论(一)
_
design
timing
...
Vivado
运行完Implementation后,Design Runs都会有如下的提示:当然
Timing
Summar...
赞
踩
article
vivado
Placement
、
时钟
和I/O
放置
、
全局
布局
、详细
布局
和
布局
后优化_
vivado
的输...
vivado
Placement
、
时钟
和I/O
放置
、
全局
布局
、详细
布局
和
布局
后优化_
vivado
的输入
全局
时钟
vivad...
赞
踩
article
vivado
时序
分析(
寄存器
与
寄存器
)_
clock
pessimism
...
总体延时分为两部分 :1时钟的延时 tclk2- tclk1,也被称为时钟偏斜。2 在两个
寄存器
之间 Tdata 既包括...
赞
踩
article
vivado
----
fpga
硬件调试 (三)----
mark
_
debug
_
vhdl
mark
deb...
在Vivado下在线调试是利用ILA进行的,Xilinx官方给出了一个视频,演示了如何使用Vivado的
debug
co...
赞
踩
article
vivado
PS+PL联合调试——利用
MARK
DEBUG
添加
debug
信号
,
SDK
触发ila观测...
点击next,进入网表配置,NAME为你要观察的
信号
,Clock Domain为在哪个时钟域进行
信号
观测,选中要更改的某...
赞
踩
article
vivado
----
fpga
验证
调试
_
vivado
verify
...
在
vivado
中
fpga
功能验证比ise中方便了很多,主要体现在debug的ip核生成以及最后的波形观察和
调试
上,下面我...
赞
踩
article
vivado
----
fpga
硬件调试 (二)----
mark
_
debug
_
fpga
中
mark
deb...
Vivado和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE
中
称为ChipScope而Vivado
中
...
赞
踩
article
vivado
----
fpga
硬件调试 (一)
----
mark
_
debug
_
vivado
debug
...
最近两个月开始用Vivado做项目,之前一直用ISE开发,个人觉得ISE方便好用,而Vivado编译又慢,还占内存,打开...
赞
踩
article
【
Vivado
——
FPGA
硬件调试 (一)】
mark
_
debug
_
fpga
的
debug
方式...
Vivado
和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE中称为ChipScope而
Vivado
中...
赞
踩
article
Vivado
ILA
IP
使用示例:
FPGA
FPGA
(
Field
-
Programmable
Ga...
Vivado
工具套件为
FPGA
设计
提供了丰富的资源和功能,其中包括用于调试
设计
的
ILA
(Integrated L...
赞
踩
article
【
vivado
IP核】第
4
篇:
ILA
使用介绍_
ila
和system
ila
区别
...
1 前言1.1 声明本文依据网络资料及工作经验整理而成,如有错误请留言。文章为个人辛苦整理,付费内容,禁止私自转载。文章...
赞
踩
article
Vivado
VIO IP核(
Virtual
Input
/Output)的使用_
vivado
vio
...
在Aurora通信工程中,有一个专门产生Aurora
数据
包的模块,该模块在Aurora ip准备好后会自动根据计数器产生...
赞
踩
article
vivado
VIO
IP
的
用法_
vio
的
时钟最小多少...
vivado
VIO
IP
的
用法0 程序功能1
IP
核
的
例化1.1
VIO
IP
的
例化1.2 DDS
IP
2 程序2.1...
赞
踩
相关标签
tcp/ip
fpga开发
网络协议
STA
时序分析
静态时序分析
IO时序模型
fpga
技术
实例
FPGA
ECO
Vivado
vivado
信息与通信
调试
波形
仿真
debug