FPGA开发] 使用Verilog实现一个简单的计数器_veriloghdl 描述计数器

计数器是数字电路中常见的元件之一，它能够按照一定的规律进行计数。在FPGA开发中，我们可以使用硬件描述语言Verilog来实现一个简单的计数器。本文将为您详细介绍如何使用Verilog编写一个基于FPGA的计数器，并提供相应的源代码。

首先，我们需要定义计数器的功能和规格。在本例中，我们将实现一个4位二进制计数器，它将从0开始，每次加1，直到达到最大值15后重新从0开始。我们将使用FPGA上的时钟信号作为计数器的时钟源，并通过按下一个按钮来启动计数器。

接下来，我们使用Verilog语言来描述计数器的行为。我们需要定义计数器的输入和输出端口，以及内部的寄存器和逻辑电路。

module counter (
  input wire clk,  // 时钟信号
  input wire reset,  // 复位信号
  input wire enable,  // 计数使能信号
  output reg [3:0] count  // 计数输出
);
  
  always @(posedge clk or posedge reset) begin
    if (reset) begin
      count <= 4'b0000;  // 复位计数器为0
    end else if (enable) begin
      if (count == 4'b1111) begin
        count <= 4'b0000;  // 达到最大值时重新从0开始计数
      end else begin
        count <= count + 1;  // 计数加1
      end
    end
  end

endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20

在上述代码中，我们定义了一个名为counter的模块&#x