赞
踩
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球 |
---|
四社区联合力荐!近500篇数字IC精品文章收录! |
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍 |
本篇文章继承自深入浅出理解AXI协议,作为AXI协议的最后一篇出现,所谓的AXI-lite协议,通俗易懂的讲,就是AXI标准协议的缩减版,具体的缩减体现在诸如“burst长度为1”“取消AXI对于AxCache的支持”“AxLock仅支持normal访问”,因为其特性简单,功能有限,因此,我们一般使用AXI-lite协议来进行寄存器的配置(当然涉及到外设寄存器使用APB进行配置也可以)具体需要哪些信号,有什么保留,参考下文即可。
信号 | 解释 |
---|---|
ACLK | 时钟信号 |
ARESETn | 低电平复位 |
备注:和AXI协议一致,一个时钟信号,一个复位信号
信号 | 解释 |
---|---|
WVALID | 握手信号 |
WREADY | 握手信号 |
WDATA | 数据信号 |
WSTRB |
备注:因为AXI-lite的burst长度为1,因此取消了last的信号,还削减了有关乱序的WID信号
信号 | 解释 |
---|---|
AWVALID | 握手信号 |
AWREADY | 握手信号 |
AWADDR | 地址信号 |
AWPORT | 表明传输的特权等级和安全等级 |
备注:因为AXI-lite的burst长度为1,因此有关burst的size,length,type的相关信号都被取消掉了,除此以外,还削减了有关乱序的id信号,有关cache的信号和有关原子化访问的lock信号。
信号 | 解释 |
---|---|
BVALID | 握手信号 |
BREADY | 握手信号 |
BRESP | 反馈信号 |
备注:仅保留了写回复通路的一对握手信号,和写操作所必须的response信号
信号 | 解释 |
---|---|
ARVALID | 握手信号 |
ARREADY | 握手信号 |
ARADDR | 读地址 |
ARPORT | 表明传输的特权等级和安全等级 |
备注:读操作与写操作一样,因为AXI-lite的burst长度为1,因此有关读burst的size,length,type的相关信号都被取消掉了,除此以外,还削减了有关乱序的id信号,有关cache的信号和有关原子化访问的lock信号。
信号 | 解释 |
---|---|
RVALID | 握手信号 |
RREADY | 握手信号 |
RDATA | 读数据 |
RRESP | 反馈信号 |
备注:从AXI到AXI-lite,仅保留了数据通路,一对握手信号和一个读反馈,剩下一切无关的功能都被砍掉了。
与AHB to APB或者AXI to APB 相似,AXI to AXI-lite也需要特定的转换规则,概括如下
其实AXI协议除了AXI-standard和AXI-lite以外,还有ACE协议,但是ACE在工作中用到的不多,短期内本博客不会就ACE协议进行讨论了,感兴趣的读者可以自行翻阅相关协议手册,进行学习,他们浅显的区别如下所示。
协议名称 | 协议特点 |
---|---|
AXI4 | 面向高性能映射通信需求,是面向地址映射的接口,允许最大突发长度256轮 |
AXI4-Lite | 轻量级地址映射单次传输接口,占用较少逻辑资源(针对于FPGA),面积较小(针对于ASIC) |
AXI4-Stream | 面向高速流传输,没有地址项,允许无限制的数据突发传输规模 |
有关AXI-lite协议的核心,体现在以下几点
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。