数字IC面经 海思_处理器的memory和cache了解多少,memory hierarchy和cache cohere

问了一些computer architecture的基础知识，比如为什么经典CPU用5级流水线，里面有什么类型的hazard，怎么解决的。
参考
参考
取指 译码 执行 访存 写回
结构冲突：多条指令同一周期争用同一组件；原因：资源不够或不完全流水
数据相关冲突：当相关指令靠的足够近时，它们在流水线中的重叠执行或重新排序会改变指令读写操作数的顺序，从而导致程序执行逻辑上的错误。

解决：
结构冲突：结构冲突可以插入暂停周期，停顿一拍再运行；或者设置相互独立的指令存储器和数据存储器，设置相互独立的指令/数据cache；

数据冲突采用定向功能对RAW（先写后读）冲突所产生得影响，后推法以及定向技术对冲突有所改进；

第一个是用基础门电路搭建一个64bit full adder，然后后续还有改怎么优化。第二个题是用verilog 写一个round robin arbiter

优化超前进位， 第二题见另一篇博客

然后问对处理器的memory和cache了解多少。之后问了下memory hierarcy和cache coherence。出了一个题，就是两个processor每个各有一个cache，然后有一串读写操作，问你根据MESI，每个cache的state。
参考cache一致性