当前位置:   article > 正文

方法总结【 [Labtools 27-3428] Ila core [hw_ila_1] clock has stopped. Unable to arm ILA core.】_ila core clock has stopped

ila core clock has stopped

项目场景:JESD204B ILA调试

问题描述

经常遇到某个ILA报告没有时钟。。。。

原因分析:

首先排查工具VIVADO有问题,那就是我们使用问题


解决方案:

1.打开VIVADO原理图,看看hub时钟是否是全局时钟,free running时钟,就是来源于晶振时钟
可以加约束,让工具选择晶振产生的clk_100m_g作为hub时钟,贴约束——

set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clk_100m_g]

2.查看单独的ILA时钟,是不是产生了,比如JESD的内核时钟,有时候要时钟芯片配置才产生,确认产生了,如果产生了,就关闭窗口,重新打开ILA调试界面
3.降低JTAG速率,比如15M降低到5M
4.最后,实在不行,只能把程序固化进FLASH了,这是个偏方
5.最好是,先产生时钟,再打开调试界面,如果时钟有变化,就关闭调试界面,重新打开,刷新一下
有其他方法的话,欢迎大家补充

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/weixin_40725706/article/detail/608661
推荐阅读
相关标签
  

闽ICP备14008679号