2024年数字IC秋招-大疆-数字芯片开发工程师-笔试题_2024dji数字ic笔试

---

前言

笔试题型：选择题 + 简答题
笔试平台：大疆创新（电脑监控）
笔试时间：90min

做题感受：知识面覆盖很广，很多题目不会做

---

一、选择题（有单选和多选）

1、以下会影响芯片工作频率的违例是?

A. setup violation
B. hold violation
C. max_transition
D. max_fanout

---

2、下列哪些手段能降低芯片动态功耗?

A. 降低频率
B. 降低电压
C. clock gating
D. 其他均是

---

3、关于锁存器(latch）和触发器(flip-flop),以下说法正确的是

A. 锁存器是电平触发，触发器是边沿触发
B. 锁存器可用于时钟门控单元
C. verilog的always语句块中，时序逻辑的if语句缺少else分支时，会综合出latch
D. 锁存器使能有效时，输入毛刺会导致输出有毛刺

---

4、关于XILINX ZYNQ器件,说法不正确的是:

A. 使用VIVADO SDK本质上是将原本需要运行在PS中的程序放在PC机中，由PC机代为执行，由PC机直接与PL恻交互，因此将过PS