赞
踩
1、JESD204B是什么?
JESD204B是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC采样速率的不断提高,数据的吞吐量也越来越大,对于500MSPS以上的ADC/DAC,动辄就是几十个G的数据吞吐率,而采用传统的CMOS和LVDS(低压差分信号)已经很难满足设计要求,因此,JESD204B应运而生。
图1 JESD204的传输框图
2、使用JESD204B接口的原因
3、JESD204B与其他接口的对比表
4、JESD204B种类
JESD204B包括3类,分别是子类0、子类1和子类2。三个子类主要是根据同步方式的不同划分的。子类0兼容JESD204A,子类1使用SYSREF同步,子类2使用SYNC进行同步。只要有子类1和子类2支持确定性延迟--发送端到接收端之间的链路延迟固定。
5、分层规范
大部分的ADC和DAC都支持子类1,JESD204B标准协议中子类包括:传输层、链路层和物理层。传输层负责将采样数据映射为数据帧;链路层负责链路的建立和数据传输;物理层负责数据的发送和接收。
1)传输层
数据传输层的主要功能将AD转换器采样是数据映射成8bit位宽的字节数据。将所有的采样数据线性地排开,然后添加控制字和控制位得到words,也可以选择不加控制字和控制位,则words和之前排列的采样数据相同,添加控制字和控制位有两种方式:第一种是在每一个采样点的末尾添加控制位;第二种不在采样点末尾添加控制位,在所有采样点的末尾添加一个控制字,控制字里面的控制位对应前面的采样点。通过添加tail将words进行扩展,使每一个word的位数为N位,这个值是4的倍数,控制字不需要扩展。最后将数据划分得到L*F个字节,对应L个通道。
2)链路层
链路层主要包括扰码器,链路建立,8b/10b编码三部分。链路建立主要包括代码组同步(CGS),初始通道对齐序列(ILAS),用户数据。帧结构如下图所示。
3)物理层
在物理层中,数据进行串行化,8b/10b编码数据以线路速率发送和接收。物理层包括串行/解串器(SERDES)模块、驱动器、接收器和CDR。由于数据传输速率非常高,这些模块常常采用定制单元设计。JESD204和JESD204A均支持最高3.125Gbps的速率。JESD204B支持三种等级的速率。速率等级1支持最高3.123Gbps的速度,基于OIF-SxI5-0.10规范。速率等级2支持最高6.375Gbps的速度,基于CEI-6G-SR规范。速率等级3支持最高12.5Gbps的速度,基于CEI-11G-SR规范。
6、JESD204B缺点
增加了接口的传输延时,其次需要特殊的时钟电路导致更复杂的电路设计。
7、JESD204C相对于JESD204B的变化
JESD204C的传输层与JESD204B相同。传输层中组装的数据帧以8个八位字块的形式通过链路发送。由于64位编码方案本身的一些特性,在有些配置中,帧边界会不与块边界对齐(帧可能不是恰好包括八个八位字)。
JESD204C有两个主要部分涵盖不同的数据链路层方案。JESD204标准先前版本中的8b/10b编码方案,包括使用SYNC引脚和使用K.28字符进行同步、通道对齐、错误监控,作为向后兼容选项保持不变。但从长远来看,大多数应用可能会使用JESD204C中新增的64位编码方案中的一种。基于IEEE 802.3的64b/66b编码方案能提供最高效率。虽然称其为编码方案,但实际上并没有任何编码(比如类似于8b/10b的编码)。JESD204C仅在64位有效载荷数据前添加了两个报头位。由于这种情况,必须进行加扰,以便保持直流平衡并确保有足够的数据变化,从而使得JESD204C接收器中的时钟和数据恢复(CDR)电路 能够可靠地恢复时钟。此外还增加了64b/80b选项,其时钟比与8b/10b方案相同,而且允许使用前向纠错等新特性。两种64位编码方案都不兼容JESD204B中使用的8b/10b编码。
JESD204C已将通道速率上限提高到32 Gbps,而早期版本中确定的312.5 Mbps下限保持不变。JESD204B的上限为12.5 Gbps。虽然并未严格禁止,但建议不要将8b/10b编码用于16 Gbps以上的通道速率;对于6 Gbps以下的通道速率,也建议不要使用64b方案。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。