matlab的HDLcoder,MATLAB发布新产品模块——Simulink HDL Coder_虚拟与仿真

将Simulink模型和Stateflow框图生成可综合的HDL代码

Simulink HDL

Coder可以把Simulink模型和Stateflow框图生成bit-true、cycle-accurate、可综合的Verilog和VHDL代码。自动生成的HDL代码是独立于目标器件的。

通过使用工业标准化设计工具，可以对自动生成的HDL代码进行仿真和综合，并进一步映射到FPGA和ASIC芯片上。另外，通过形式验证工具或功能验证工具，可以使用自动生成的HDL代码来验证已有的HDL代码。

Simulink HDL Coder还可以自动生成测试激励程序，通过使用HDL仿真工具来对生成的HDL代码进行快速验证。

特点：

将Simulink模型生成可综合的HDL代码； 将包含Mealy /

Moore有限状态机以及控制逻辑的Stateflow框图生成可综合的HDL代码； 生成符合IEEE

1076标准的VHDL代码和符合IEEE 1364-2001标准的Verilog代码；

bit-true、cycle-accurate的HDL代码，与Simulink模型的设计指标保持一致；

将多速率Simulink模型合并在一个HDL时钟域中； 对于经常使用的Simulink模块，可以选择多种HDL代码实现结构；

可以从一个大的Simulink模型中选择一个子系统进行HDL代码生成； 可以重复使用已经生成的IP HDL代码(与Link for

ModelSim一起使用)； 生成仿真和综合脚本文件；

使用Simulink HDL Coder

Simulink HDL

Coder的出现，填补了系统设计和硬件实现之