AD9361配置软件的基本配置

打开软件后的界面如上图所示，点击Run Project Wizard进入配置软件。

Device:选择器件型号，有AD9361、AD9362、AD9363、AD9365、AD80305选项，具体根据自己需要使用的器件选择即可；

Device Rev:是器件版本，这个一般默认即可，不需要特殊设置

Project Profile：这个根据工程的应用通信协议，里面有一些根据通信协议已经定制好的模板，如果没找到，选择Custom自定义即可；

Rx Channel：接收信号通道选择，总共有RX Disabled、RX1 Enabled、RX2 Enabled、RX1 and RX2 Enabled这四个选项，具体根据自己的需求选择即可；

Tx Channel：发射信号通道选择，总共有TX Disabled、TX1 Enabled、TX2 Enabled、TX1 and TX2 Enabled这四个选项，具体根据自己的需求选择即可；

Rx Input Structure：选择接收信号结构，有Single Ended(单端信号)和Differential（差分信号）两个选项，一般都是选择Differential；

REF_CLK_IN:是AD9361内部工作的参考时钟频率，一般都是40MHz，当然，这个要和实际情况一致；

CLK_OUT：这个实际就是AD9361的ADC_CLK时钟监测，可以Disabled，如果使能的话，可以选择ADC_CLK几分频，总共7个选择，依次是2分频、3分频、4分频、8分频、16分频、32分频、64分频；

REFCLK Path:是选择时钟的来源，主要有Ext CLK into XTAL_N和XO into XTAL两个选项，前者是外部时钟，后者是内部晶振时钟，一般选择后者；

PLL Settings和DCXO Options选择默认不管，除非特殊需求。

红框内的半带滤波器的参数是固定的，只能设置插值/抽取倍数，或者被旁路，ADC_CLK的监测在前面已经提过。

Standard:选择和前面提到的ProjectProfile选择一致,若选择了非Custom，则后面几个为灰色，不可设置；

Tx Sampling Rate：发射采样频率的选择，根据具体项目确定；

Rx RF Bandwidth：接收射频带宽的选择，根据具体项目确定；

Tx RF Bandwidth：发射射频带宽的选择，根据具体项目确定；

当勾选了Bypass RFIR和BypassTFIR，代表不会产生对应的滤波器系数。

这是数据接口格式的选择，有LVDS和CMOS两种选择，具体会在后面详细说明。

这页也是接口的一些基本设置，具体会在后面详细说明。

ENSM Operation：是选择ENSM状态机为TDD模式还是FDD模式，建议选择FDD模式，具体后面会详细说明；

ENSM Mode：选择状态机的跳转方式，在FDD模式下，若选择了SPI Write to set ENSM State，一定要在最后配置一次0X014寄存器，使其进入FDD状态开始工作。

这一页主要配置RX的增益控制，有AGC模式（自动控制）和MGC模式(手动控制)两种模式，在AGC模式下还有2种选择，具体后面详细说明。

个人公众号：FPGA打工人