赞
踩
Synthesis synth_1 [Synth 8-91] ambiguous clock in event control ["E:/FPGA/FPGA_project/handwrite_fft/handwrite_fft.srcs/sources_1/new/reg_s2p.v":140]
猜测报错原因(暂时没有时间寻找原因,后续在碰到再回来寻找原因):
1、在综合的时候,需要初始化s2p_output的初值,然后才能进行操作
2、敏感列表有reset信号,就必须要用到?
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。