当前位置:   article > 正文

详解Xilinx FPGA高速串行收发器GTX/GTP(3)--GTX的时钟架构

详解Xilinx FPGA高速串行收发器GTX/GTP(3)--GTX的时钟架构

目录

1、参考时钟

2、时钟方案

2.1、单个外部参考时钟驱动单个QUAD中的多个transceiver

2.2、单个外部参考时钟驱动多个QUAD中的多个transceiver

2.3、同一个Quad中,多个GTX Transceiver使用多个参考时钟

2.4、不同Quad中,多个GTX Transceiver 使用多个参考时钟

3、QPLL和CPLL的工作原理


         文章总目录点这里:《FPGA接口与协议》专栏的说明与导航


1、参考时钟

        GTX的时钟架构如下:

image-20240731232908331

        对于QPLL来说,它的时钟来源有3个:

  1. 外部差分差分时钟,通过IBUFDS_GTE2原语后变成单端时钟,然后给到QPLL。这种时钟有两个,分别叫做GTREFCLK0GTREFCLK1

  2. 来自北边(GT Quad的排布是南北向排布的)的时钟,这个时钟是北边的GT Quad的来自外部的时钟。

  3. 来自南边(GT Quad的排布是南北向排布的)的时钟,这个时钟是南边的GT Quad的来自外部的时钟。

        GTXE2_COMMON原语实际上就是对QPLL的再

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/寸_铁/article/detail/936111
推荐阅读
相关标签
  

闽ICP备14008679号