基于FPGA的时间数字转换(TDC)设计（三:多相位验证）_基于fpga的时间数字转换器(tdc)的设计与验证

作者：小丑西瓜9 | 2024-04-09 08:43:05

踩

基于fpga的时间数字转换器(tdc)的设计与验证

1.多相位TDC计时测试

以下为多相位TDC计时的测试。图1为多相位TDC计时的测试框图，利用信号发生器，产生两路同相位、具有固定延时的脉冲信号，一路作为Start信号，另外一路作为Stop信号。由于分辨率为312.5ps,因此以312.5ps为步进，对Stop信号进行延时，扫描一个周期，通过UART接口传输给上位机软件，通过Matlab进行分析。图2为整个硬件实物图，由XC7A35T核心板和底板组成，输入的两路信号Start、Stop通过IPEX接口，连接至FPGA IO口。FPGA板卡采用上海卫红实业公司生产的XC7A35T核心板，表1为板卡详细参数。

图1 多相位TDC计时测试框图

图2 XC7A35T核心板+底板实物图

表1：XC7A35T核心板详细参数

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小丑西瓜9/article/detail/391555