FPGA中除法器IP核乘法器IP核使用_fpga除法器ip核使用

作者：小舞很执着 | 2024-06-19 11:36:03

踩

fpga除法器ip核使用

                                FPGA中除法器IP核乘法器IP使用
1

1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；

2.有两种类型
（1）remainder 余数
（2）fractional：小数
（3）dividend：被除数
（4）divisior：除数
（5）quotient : 商
选择无符号数据，余数类型即可；之前又看到一个帖子写到商是有时间去计算的，我32bit设置了40个clk；具体的公式未找到；但是足够了
IP3.0

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小舞很执着/article/detail/736321