FPGA 纯逻辑TCP/UDP IP源码_纯逻辑tcpip

作者：小蓝xlanll | 2024-05-04 21:32:02

踩

纯逻辑tcpip

设计一种通用互联网协议堆栈（包括VHDL源代码）设计在低成本 FPGA 上支持 1Gbps 速度。可以实现 950+ Mbps （UDP）或 450+千兆位上的 Mbps（每个 TCP 客户端）吞吐量以太网介质。以下协议在模块化VHDL组件：TCP客户端，TCP服务器、UDP帧、ARP、PING、IP 到 MAC 地址路由表和 DHCP 客户端。辅助组件是还包括用于流式传输、测试信号生成和误码率测量。

资源使用在XC7K325T，包含一些观测核

UDP测试

TCP测试

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小蓝xlanll/article/detail/536199