FPGA将图像从BRAM输出到HDMI的例程（附GitHub Vivado工程）_vivado hdmi

BRAM_HDMI_TEST

将数据从FPGA的BRAM输出到HDMI接口的测试例程，本项目为一个Vivado工程，通过bram_2_hdmi.xpr文件可以直接在Vivado中打开

GitHub源码：https://github.com/CY0807/BRAM_HDMI_TEST

芯片型号：xc7a35tfgg484-2L

开发板：ALINX AX7035

开发环境：vivado 2019.1

在顶层模块top_hdmi_test下主要包含了两个模块，分别是负责生成图像数据的img_data_generator和hdmi接口的顶层模块hdmi_top，工作机制很简单：即hdmi_top根据行场同步信号的时序发出数据请求，img_data_generator接受到请求信号后在下一个时钟周期将存储在BRAM中的下一个图像像素数据发送给hdmi接口，实现显示功能。

接下来将对img_data_generator和hdmi_top这两个模块的接口和主要内容进行分析：

1. img_data_generator——数据生成模块

1.1 简要分析

模块头代码如下

module img_data_generator
(
    input sys_clk,
    input sys_reset_n,
    input data_req,
    output [15:0] data_img
);
1
2
3
4
5
6
7

上述代码中：

（1）时钟sys_clk与hdmi中行场信号的频率保持一致；采用1080P格式，其频率为148.5MHz，来源于锁相环IP核；

（2）复位sys_reset_n与顶层模块的复位一致，并与物理按键连接；

（3）data_req为从hdmi_top中接受到的数据请求信号；

（4）data_img为16位的RGB565的图像数据，在data_req的后一拍有效；其数据来源于img_data_generator模块中提前例化的BRAM模块；

由于BRAM大小的限制，没有足够空间存储1080P格式的图像（1920宽 * 1080高 * 16位宽），因此在实际操作中，将图像缩放5倍，即384宽 * 216高 * 16位大小的图像数据存储在BRAM中，并在屏幕中显示时，在宽和高两个方向将图像重复5次，即显示25个重复的图像。为实现这一目标需对BRAM的操作地址进行计算，具体见img_data_generator.v文件。

1.2 仿真波形

为验证数据生成模块有效性，工程中可见tb_img_data_generator.v仿真文件来检测img_data_generator的波形。

在仿真文件中，模拟了1080P的hdmi时序的信号，包括行场同步信号、行场有效信号、数据有效信号等，具体先见如下波形图，再作分析。

第一张图为仿真波形的整体图，可见：

（1）h_cnt和v_cnt分别为行列计数器；h_active和v_active分别为行列有效信号；

（2）数据有效信号video_active为h_active和v_active的逻辑与，data_req等效于video_active

在黄线处，数据首次有效，将波形图放大得到第二张图，其中data_img是在data_req后一拍有效的，其数据的正确性可以自行进行检验，在工程的cy_files文件夹中，存放着图像数据与相关处理代码：

（1）origin_img：为1366 * 768 的JPG原图像；

（2）384x216_img_bin_file：原图像通过Img2Lcd.exe软件生成的384x216大小的RGB565的bin文件；

（3）bin_2_bram.py：将bin文件转化为BRAM初始化的coe文件；

（4）384x216_img_bram_init_file：BRAM IP核的初始化文件；

2. hdmi_top——HDMI接口顶层模块

模块头代码如下：

module hdmi_top(
    input           video_clk,        //pixel clock and 5x pixel clock required for the video
    input           video_clk_5x,
    input           HDMI_reset_n,
    
    output [0:0]    HDMI_OEN,         //HDMI out enable
    output          TMDS_clk_n,       //HDMI differential clock negative
    output          TMDS_clk_p,       //HDMI differential clock positive
    output [2:0]    TMDS_data_n,      //HDMI differential data negative
    output [2:0]    TMDS_data_p,      //HDMI differential data positive
    
    output          data_req,         //data_in慢data_req一拍 
    input  [15:0]   data_in           //RGB565 data
);
1
2
3
4
5
6
7
8
9
10
11
12
13
14

（1）video_clk、video_clk_5x按照HDMI 1080P的时序标准分别为148.5MHz、742.5MHz，来源于vivado生成的锁相环IP核；

（2）HDMI_reset_n是物理按键reset信号和锁相环locked信号的逻辑与；

（3）HDMI_OEN、TMDS信号是输出到HDMI物理接口上的信号；

（4）data_req、data_in与数据生成模型进行通信；data_req为请求数据信号，data_in在data_req有效的下一个时钟周期有效，为RGB565数据；

hdmi_top内部的模块则满足了hdmi 1080P的时序输出要求，其形式固定且开源资料较多，在此不进行介绍了。

在屏幕上的显示效果如下图。