当前位置:   article > 正文

[FPAG开发]使用Vivado创建第一个程序_vivado的main源文件

vivado的main源文件

1 打开Vivado软件,新建项目

在这里插入图片描述
选择一个纯英文路径
在这里插入图片描述
在这里插入图片描述
选择合适的型号

产品型号
ZYNQ-7010xc7z010clg400-1
ZYNQ-7020xc7z010clg400-2

在这里插入图片描述
如果型号选错,可以单击这里重新选择
在这里插入图片描述

2 创建工程源文件

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
可以看到文件创建成功
在这里插入图片描述
双击文件打开,插入代码

module led_twinkle(
    input          sys_clk  ,  //系统时钟
    input          sys_rst_n,  //系统复位,低电平有效

    output  [1:0]  led         //LED灯
);

//reg define
reg  [25:0]  cnt ;

//*****************************************************
//**                    main code
//*****************************************************

//对计数器的值进行判断,以输出LED的状态
assign led = (cnt < 26'd2500_0000) ? 2'b01 : 2'b10 ;
//assign led = (cnt < 26'd5)         ? 2'b01 : 2'b10 ;  //仅用于仿真

//计数器在0~5000_000之间进行计数
always @ (posedge sys_clk or negedge sys_rst_n) begin
    if(!sys_rst_n)
        cnt <= 26'd0;
    else if(cnt < 26'd5000_0000)
//  else if(cnt < 26'd10)  //仅用于仿真
        cnt <= cnt + 1'b1;
    else
        cnt <= 26'd0;
end

endmodule
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30

设置字体和缩进
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3 RTL分析综合

在这里插入图片描述
软件会生成一个原理图
在这里插入图片描述

4 引脚约束

在这里插入图片描述

参数类型对应的FPGA引脚I/O std备注
sys_clkINU18LVCMOS333.3V电平
sys_rst_nINN16LVCMOS333.3V电平
led[0]OUTL15LVCMOS333.3V电平
led[1]OUTH15LVCMOS333.3V电平

配置如图所示
在这里插入图片描述
然后使用Ctrl+S保存
在这里插入图片描述
关闭界面
在这里插入图片描述
XDC文件保存了I/O约束的信息
在这里插入图片描述

5 生成比特流

在这里插入图片描述
在这里可以看到进度
在这里插入图片描述

完成之后会出现一个框框,点击Cancel即可

6 下载

在这里插入图片描述
在这里插入图片描述
点击这两个地方可以下载程序
在这里插入图片描述
点击Program
在这里插入图片描述

此外可以添加已有的文件到工程中
注意点击Copy source into project在这里插入图片描述

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/小蓝xlanll/article/detail/724741
推荐阅读
相关标签
  

闽ICP备14008679号