当前位置:   article > 正文

FPGA信号处理系列文章——定点数据截位处理_convergent rounding to even

convergent rounding to even

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档


前言

在我们FPGA的设计中,截位和扩位都是很常见的操作。
有截高位、低位和扩高位、扩低位之分。

1、截高位表示截取掉信号过多的符号位,在我们确认该数据确实不需要这么宽的位宽时,直接可以把高位符号位去掉,这个时候该信号的幅值不会发生任何变化

2、扩高位一般是两个模块端口进行匹配,扩高位即扩符号位,这个时候该信号的幅值不会发生任何变化

3、扩低位一般是在低位上补0,相当于在原来的值乘以2的几次方,对于信号来说没有任何损失,只是幅度变大了而已。

4、截低位 ,这个就是我们这篇文章需要讨论的,因为截低位对于信号来说是有变化和损失的,那么我们来分析一下一些主要的截位方法

截位方法

由于输入数据和滤波器系数都是已经定点化的数据,xilinx fir ip核给我们提供了几种截位的方法
在这里插入图片描述
可以认为这些方法就是我们平时会用到的一些截位方法了,我们正好借用一下来进行分析

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/木道寻08/article/detail/821379
推荐阅读
相关标签
  

闽ICP备14008679号