【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator）_fir 抽取滤波器

作者：木道寻08 | 2024-07-13 20:32:30

踩

fir 抽取滤波器

多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下：

图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。

如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为M个多相子滤波器输出之和，输出采样速率是输入数据流采样速率的1/M。由于输出采样是轮流送入每个多相子滤波器的，因此多相滤波器工作在较低的频率上（相对于较高的输入采样速率），在每个输出点上有N个操作。

下面是英文原文：

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/木道寻08/article/detail/821431