热门标签
热门文章
- 13台虚拟机HA高可用配置详解_三台主机配置 keepalive 高可用
- 2SQL常见函数以及使用_sql函数的使用方法及实例大全
- 3小波包能量 matlab,小波包提取能量特征的3种方法
- 4如何使用群晖虚拟机部署本地网页文件实现公网远程访问？_如何让别人访问我部署在虚拟机上的网页
- 5Android 小白菜鸟从入门到精通教程
- 6mysql utf8mb4 java_Mysql数据库字符集utf8mb4使用问题
- 7用python画简单的风车,python绘制六边形风车_python画风车的代码
- 8web前端新手总结（一）：前、后端是如何进行数据交互的？_购物网站前后端如何链到一起
- 9分布式存储Ceph的部署及应用（创建MDS、RBD、RGW 接口）_ceph rados接口
- 10Datawhale AI 夏令营（NLP方向）2024 2期 笔记2
当前位置: article > 正文
Xilinx FPGA 笔面试问答题详解 - 第二章 Verilog HDL 语言与 Vivado_关于vivado面试题
作者：木道寻08 | 2024-07-25 09:22:54
赞
踩
关于vivado面试题
第二章 Verilog HDL 语言与 Vivado
笔记
1. T触发器
- 对输入时钟信号进行2分频，等同于设计了一个T触发器；
2. wire型变量和reg型变量
- wire主要起信号间连接作用，用以构成信号的传递或者形成组合逻辑。因为没有时序限制，wire的赋值语句通常和其他块语句并行执行；
- wire不保存状态，它的值可以随时改变，不受时钟信号限制；reg型变量可以保存值，但是使用的存储设备是寄存器；
- 除了可以在模块module内声明，所有模块的输入input 和输出output默认都是wire型的；
- wire要使用assign语句进行赋值，且要在时序控制always块外进行赋值； reg型常用来表示always块内的指定信号，代表触发器，因为触发器只能在时钟的有效边沿改变值。
3. 可综合语句与不可综合语句
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/木道寻08/article/detail/879523
推荐阅读
相关标签
