搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
盐析白兔
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
(51单片机)第八章-I2C总线AT24C02芯片应用
2
计算机网络基础知识(五)——什么是TCPUDP协议?图文并茂的方式对两大传输层协议进行从头到尾的讲解_什么是tcp/udp协议栈
3
线程间的通信机制介绍_线程与主线程之间的通信机制
4
Linux 网络配置基础_/etc/sysconfig/network-scripts/ifcfg-eth0和/etc/res
5
30岁转行网络安全来得及吗?有发展空间吗?_37岁入行网络安全工程师
6
数据结构Day02树的学习_创建一个node类,数据结构实现结点类的基本方法。
7
【ROS机械臂入门教程】
8
《数据结构》---三元组的实现_数据结构实现三元组
9
VScode 配置 ros环境& gdb调试_vscode ros gdb
10
Pytorch从零开始实现Transformer (from scratch)_用pytorch实现transformers
当前位置:
article
> 正文
成为高手的路_轻松成为设计高手--verilog hdl实用精解
作者:盐析白兔 | 2024-04-15 16:57:19
赞
踩
轻松成为设计高手--verilog hdl实用精解
世界上并没有成为高手的捷径,但一些基本原则是可以遵循的。
1、扎实的基础
数据结构、离散数学、编译原理,这些是所有计算机科学的基础,如果不掌握它们,很难写出高水平的程序。程序人人都会写,但当你发现写到一定程度很难再提 高的时候,就应该想想是不是要回过头来学学这些最基本的理论。不要一开始就去学OOP,即使你再精通OOP,遇到一些基本算法的时候可能也会束手无策。因 此多读一些计算机基础理论方面的书籍是非常有必要的。
2、丰富的想像力
不要拘泥于固定的思维方式,遇到问题的时候要多想几种解决问题的方案,试试别人从没想过的方法。丰富的想像力是建立在丰富的知识的基础上,除计算机以外,多涉猎其他的学科,比如天文、物理、数学等等。开阔的思维对程序员来说很重要。
3、最简单的是最好的
这也许是所有科学都遵循的一条准则,复杂的质能转换原理在爱因斯坦眼里不过是一个简单得不能再简单的公式:E=mc2。简单的方法更容易被人理解,更容易实现,也更容易维护。遇到问题时要优先考虑最简单的方案,只有简单方案不能满足要求时再考虑复杂的方案。
4、不钻牛角尖
当你遇到障碍的时候,不妨暂时远离电脑,看看窗外的风景,听听轻音乐,和朋友聊聊天。当我遇到难题的时候会去玩游戏,当负责游戏的那部分大脑细胞极度亢 奋的时候,负责编程的那部分大脑细胞就得到了充分的休息。当重新开始工作的时候,我会发现那些难题现在竟然可以迎刃而解。
5、对答案的渴求
人类自然科学的发展史就是一个渴求得到答案的过程,即使只能知道答案的一小部分也值得我们去付出。只要你坚定信念,一定要找到问题的答案,你才会付出精力去探索,即使最后没有得到答案,在过程中你也会学到很多东西。
6、多与别人交流
三人行必有我师,也许在一次和别人不经意的谈话中,就可以迸出灵感的火花。多上上网,看看别人对同一问题的看法,会给你很大的启发。
7、良好的编程风格
注意养成良好的习惯,代码的缩进编排,变量的命名规则要始终保持一致。大家都知道如何排除代码中错误,却往往忽视了对注释的排错。注释是程序的一个重要 组成部分,它可以使你的代码更容易理解,而如果代码已经清楚地表达了你的思想,就不必再加注释了,如果注释和代码不一致,那就更加糟糕。
8、韧性和毅力
这也许是"高手"和一般程序员最大的区别。高手们并不是天才,他们是在无数个日日夜夜中磨炼出来的。成功能给我们带来无比的喜悦,但过程却是无比的枯燥 乏味。你不妨做个测试,找个10000以内的素数表,把它们全都抄下来,然后再检查三遍,如果能够不间断地完成这一工作,你就可以满足这一条。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/盐析白兔/article/detail/429002
推荐阅读
article
好物分享:
FPGA
实现
SDI
视频
编解码
的
方案设计
汇总_sdi
编解码
verilog
...
好物分享:
FPGA
实现
SDI
视频
编解码
的
方案设计
汇总_sdi
编解码
verilog
sdi
编解码
verilog
...
赞
踩
article
【
verilog
】
多功能
数字钟
的
设计
_
多功能
数字钟
verilog
...
Verilog
多功能
数字钟
的
设计
_
多功能
数字钟
verilog
多功能
数字钟
verilog
实验...
赞
踩
article
verilog
学习心得_
verilog
实验报告
心得体会...
最近倒腾 FPGA, 以下为个人心得 :硬件电路分三种 , 纯逻辑电路 , 例如 不带时钟的纯与或门构成的电路 , 比如...
赞
踩
article
数字
逻辑与计算机设计实验
FPGA
数字
钟
(
Verilog
)_
数码管
24小时计数器
verilog
...
数字
逻辑与计算机设计实验
FPGA
数字
钟
(
Verilog
)_
数码管
24小时计数器
verilog
数码管
24小时计数器ver...
赞
踩
article
FPGA
实验报告
Verilog
HDL:7人
表决器
巴克码信号
发生器
FPGA
数字时钟_七人
表决器
...
Verilog
HDL实现:7人
表决器
巴克码信号
发生器
多功能数字时钟_七人
表决器
verilog
程序七人
表决器
veri...
赞
踩
article
《
数字
IC:
Verilog
》5.2
时钟
简介_
verilog
组合
逻辑
怎么产生
时钟
...
关键词:
时钟
源,
时钟
偏移,
时钟
抖动,
时钟
转换时间,
时钟
延时,
时钟
树,双边沿
时钟
几乎稍微复杂的
数字
设计都离不开
时钟
。
时钟
也...
赞
踩
article
【
verilog
】设计一个测试文件,
产生
一个周期为
2
微秒,
占空比
为
3
:
1的
时钟
信号_
verilog
产...
〇、前情提要帮可爱的涛涛看题,顺便复习一下
verilog
。参考:Verilog测试:TestBench结构https
:
/...
赞
踩
article
Verilog-实现
时钟
分
频
(
1KHZ
、奇、偶
分
频
,
占空比
为
50%
)_
50mhz
分
频
1hz是几
分
频
...
由时序图看出分别用
时钟
上升沿和下降沿得到高电平:低电平 = 4 :3,然后将两者相与就可以得到7
分
频
占空比
为
50%
的
时钟
...
赞
踩
article
verilog
设计
一个
电子钟
_
verilog
谣言
设计
时钟
...
Verilog hdl 语言
设计
电子
时钟
基于 Verilog hdl 语言
设计
电子
时钟
,实现计时、调整时间、重新清零功能...
赞
踩
article
Verilog
-实现使用
计数器
得到特定时间的高
脉冲
信号
_
verilog
产生
脉冲
信号
...
本篇博客主要介绍:使用
计数器
来得到自己想要的的一段
脉冲
信号
。_
verilog
产生
脉冲
信号
verilog
产生
脉冲
信号
...
赞
踩
article
【
FPGA
/
verilog
-入门学习2】
verilog
生成
上升
沿
下降
沿
脉冲_
时序电路
verilo...
使用脉冲边
沿
检测法设计一个上
下降
沿
检测功能。_
时序电路
verilog
程序表示
上升
沿
和
下降
沿
时序电路
verilog
程序表示...
赞
踩
article
IC
设计
--
verilog
--单
脉冲
的
产生
_
verilog
产生
脉冲
信号...
在IC
设计
中,很多时候我们需要
产生
单周期
脉冲
来作为启动信号。单
脉冲
产生
很简单:1、 输入信号signal_in延迟1个周...
赞
踩
article
Verilog
:【4】
脉冲
发生器(
pulse
_
gen
.sv)_
verilog
产生
脉冲
信号
...
通过设置参数cntr_max与cntr_low,可以产生任意周期数与占空比的
脉冲
信号
。_
verilog
产生
脉冲
信号
ver...
赞
踩
article
verilog
之定时
计数
--
任意
分频
、任意宽度
脉冲
、
复位
信号产生、置位/清零、PWM波形_
timer
...
verilog
之定时
计数
器用法
--
分频
、
复位
延时、
脉冲
展宽、置位/清零Timer的重要性
分频
器
复位
延时
脉冲
展宽置位/清零...
赞
踩
article
优秀
的
Verilog
/
FPGA
开源项目介绍(十四)- 使用
FPGA
实现
LeNet
-
5
深度
神经网络
...
优秀
的
Verilog
/
FPGA
开源项目介绍(十四)- 使用
FPGA
实现
LeNet
-
5
深度
神经网络
模型简介
LeNet
-...
赞
踩
article
FPGA
常用
接口协议
--
UART
_通用异步
收发器
fpga
verilog
hdl...
UART
接口协议
是一种比较简单、非常常用的一种
接口协议
,使用它的场景很常见,是我们学习
FPGA
一定要会的
接口协议
_通用异...
赞
踩
article
FPGA
协议
篇:
UART
通信
及
Verilog
最易懂实现方式/通用于任何工程/带握手信号 ----UA...
UART
(Universal Asynchronous Receiver/Transmitter)是一种通用的
异步
收发传...
赞
踩
article
FPGA实现
CLAHE
算法
(
Verilog
)_
clahe
fpga
...
在介绍
CLAHE
算法
之前必须要先提一下直方图均衡化,直方图均衡化
算法
是一种常见的图像增强
算法
,可以让像素的亮度分配的更加...
赞
踩
article
Verilog
inout
端口
使用
和仿真_
inout
端口
可以定义为
reg
类型
...
可选的:
inout
端口
作为输入时,必须有一个
reg
类型
的缓冲变量来存储输入的值,不能直接
使用
inout
端口
的值。inou...
赞
踩
article
【
Verilog
】
inout
端口
信号的
使用
_
verilog
inout
...
芯片的许多外部引脚
使用
输入式来节省管脚。通常,当信号线用于双向数据传输(例如总线)时,
使用
inout
类型。也就是说,...
赞
踩
相关标签
fpga开发
视频编解码
SDI
verilog
同步
编程语言
verilog设计
单脉冲的产生
IC设计
Vivado
System Verilog
Verilog
硬件设计
fpga
神经网络
python
java
人工智能
深度学习