赞
踩
然后点ok就行,下面是我演示用的配置。
注:此处如果需要观察sys_clk的信号,也必须保证采样的时钟高于sys_clk频率的两倍,这时候可以使用pll核去得到一个更高频率的信号,再用这个信号去做.clk的采样信号,将sys_clk作为被采样信号。