verilog数字跑表设计实现与仿真_数字跑表课程设计

作者：知新_RL | 2024-06-01 23:59:21

踩

数字跑表课程设计

数字跑表课程设计：该设计有报告和代码
要求：
1．具有暂停/启动功能；
2．具有重新开始功能；
3．用6个数码管分别显示百分秒、秒和分钟。
Solution：根据要求，采用自底向上的设计方法整体来说分为两大部分：一部分是计数模块；另一部分是显示模块，主要运用动态扫描方式

RTL顶层模块图：
在这里插入图片描述
仿真波形图：

一：计数模块。
1：10进制计数器：
一，verilog代码
module cnt10(clk,clr_1,pause_1,dou,cout);
input clk,clr_1;
input pause_1;
output[3:0] dou;<

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/知新_RL/article/detail/659949