关于AD9361的配置与测试，万能测试模板_ad9361自发自收

作者：笔触狂放9 | 2024-08-18 01:49:52

踩

ad9361自发自收

调试目标

打通TX到RX数据通路：在FPGA侧加入调制信号S1，经数据接口传输至AD9361变成成射频信号RF1通过ANT发出；接收端收取RF1信号变成基带信号通过数据接口传输到FPGA。

测试条件： 开发板原始程序设置——RX端接收信号，经过AD9361转换成基带信号传输至FPGA，FPGA侧不做任何处理，直接将信号给到TX数据接口,传回AD9361转换成射频信号经过ANT端发出。

开发板原始程序测试连线示意图如下：

原始程序设置接收和发射频率都为1G,接收增益为10dB,设置方法如下：

信号源发出频率为1G的调制信号给到开发板RX1接口，TX1连接频谱仪，在频谱仪观察结果如下：

测试条件：不用信号源提供调制信号，在FPGA中做一个调制信号，AD9361配置与原始工程一致。

测试连线示意图：

在FPGA侧生成4倍上采样的BPSK调制信号，经过时钟速率为30.72M的传输口进入AD9361，在频谱仪上观察到的波形如下：

观察到信号带宽为7.5M左右，幅度在-15dbm

测试条件：AD9361设置成FDD模式，采用2.1.2用例中的调制信号由TX链路发出，RX接收TX信号解调成基带信号传输至FPGA，我们在FPGA侧抓取接收的信号仿真频谱。

测试连线示意图：

在VIVADO工具抓取的ila数据，转换成十进制数据如下：

可以看出，频谱带宽在7.5M左右，基本与2.1.2用例中TX频谱基本能对应。

由测试用例2.1.1、2.1.2、2.1.3结果来看，开发板发射至接收链路基本打通。

AD9361的配置通过AD936X Evaluation工具进行，工具使用方法见下附件：

需要说明的是，在合佳兴提供的原始程序中，频率和接收增益被拉出来单独设置。

设置方法：打开工程目录 MiniTRX-Z_prj_2016.3_v1.2\src下的usb30_top.v文件，修改如下寄存器。原始程序设置接收和发射频率都为1G,接收增益为10dB。

事实上，原始工程中将频率和增益设置都进行简化了，下面对频率设置做简单说明。

设置收发频率步骤：

确定本振频率LO,本例中本振频率为1000M HZ;
由0x005寄存器确定TX和RX VCO分频系数，本例中0x005=11，即TX和RX VCO分频系数Divider Value=2，确定F_RFPLL=LO*2^(Divider Value+1)=8000M
确定F_ref 。本项目采用外部时钟40M,由0x2AB[D0]=1,0x2AC[D7]=1,确定F_ref=40*2=80M
确定频率控制字。整数由11位二进制数确定,前三位存入0x232[D2:D0]，后八位存入0x231[D7:D0]；小数部分由23位二进制数确定，由高位到低位，分别存入0x235[D6:D0]、0x234[D7:D0]、0x233[D7:D0]。对应关系如下：

本例中N_integer =8000/80=100=0x64,即寄存器0x231的值为64； N_Fractional =0。

1、《AD936X Evaluation使用说明》中提到生成AD9361配置脚本，后缀为.txt文件。

2、通过bit_convert工具将.txt转换成.v格式脚本。

3、用.v后缀脚本中的函数替换原工程中-lut.v中的函数，如下图。

4、保存工程，在VIVADO中综合并执行。采样率

本文详解解读了AD9361的配置，工程代码，采样，脚本转换，软件使用等等，帮助读者能够快速了解AD9361，在实际项目组了解，也提供了测试方法与测试技能，不可多得的学习好方法好实践，提升我们的动手能力

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/笔触狂放9/article/detail/995497