vivado中的常用AXI接口IP核_vivado的axi infrastructure

作者：繁依Fanyi0 | 2024-07-10 12:16:22

踩

vivado的axi infrastructure

AXI是xilinx中常用的数据接口。种类和引脚数量极多。

1.AXI_GPIO

AXI_GPIO为AXI接口提供了一个通用的输入/输出接口。可以配置成单通道和双通道，每个通道的位宽都可以单独设置。另外，通过打开或者关闭三通道缓冲器，AXI_GPIO还可以被动态的配置成输入输出接口。
在这里插入图片描述

从图中可以看出模块左侧实现了一个32位的AXI_LITE从接口，用于主机访问AXI_GPIO内部各通道的寄存器。当配置IP核使能了中断模式时，右侧接口发生变化，模块还能向主机发送中断信号。

Processor System Reset

在这里插入图片描述

为整个处理器系统提供复位信号，会处理输入端的各种复位条件，并在输出端产生相应的复位信号。

AXI_Interconnect

在这里插入图片描述
将一个或者多个AXI存储映射的主器件连接到一个或者多个存储映射的从器件。管理所连接的AXI接口通信。

AXI SmartConnect

在这里插入图片描述
也是实现一个或者多个内存映射主设备连接到一个或多个内存映射从设备，一般可以作为AXI_InterConnect的替代品且具有更好的性能。

Cincat

在这里插入图片描述
实现了单个分散信号整合成总线信号。

VDMA

在这里插入图片描述
用于将AXI Stream格式的数据流转化成Memory Map格式或者将Memory Map格式的数据转化成AXI Stream数据流。实现系统内存（主要指DDR3）和基于AXI4_Stream的目标视频IP之间的高速数据移动。且内嵌了多帧缓存功能。可以实现乒乓操作。
部分接口说明：

名称	功能
S_AXI_LITE	PS 通过这个接口配置 VDMA 的寄存器
s_axi_lite_aclk	AXI VDMA AXI4-Lite 接口时钟
M_AXI_MM2S	读通道存储器端映射的 AXI4 接口，提供对存储器（DDR3）的访问
m_axi_mm2s_aclk	AXI VDMA MM2S 时钟
M_AXIS_MM2S	读通道 AXI-Stream 端映射的 AXI4 接口，用于输出到外设
m_axis_mm2s_aclk	AXI VDMA MM2S AXIS 时钟
mm2s_introut	读通道中断输出信号

Video Timing Controller

在这里插入图片描述

VGA时序产生器，可以通过AXI_LITE接口动态的配置该时序。

Video Out

在这里插入图片描述
部分接口说明：

名称	功能
video_in	AXI-Stream 接口输入数据流
s_axi_lite_aclk	AXI VDMA AXI4-Lite 接口时钟
vtiming_in	Video 时序输入接口
vid_io_out	Video 数据流输出接口
vtg_ce	VTC 时钟使能信号

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/繁依Fanyi0/article/detail/806239