- 1vue离线安装sass的坑_vue-sass 离线安装
- 2Linux 查看内核以及系统版本的3种方法_linux查看系统版本和内核
- 3【Python Web自动化】22_Selenium工作原理_selenium原理图
- 4ERROR: Could not build wheels for Pillow, which is required to install pyproject.toml-based projects
- 5OpenCV学习：Mat矩阵合并两张图像_cv::mat 两图拼接
- 6将任意矩阵归一化到任意区间，和反归一化_matlab 将矩阵映射到一定区间
- 7SuperMap Hi-Fi 3D SDK for Unreal 插件中白模数据美化流程（二）_supermap unreal sdk
- 8海格里斯立体库是如何进行作业的？海格里斯立体库具体的操作流程是怎样的？_立体库的运作
- 9【web前端开发】HTML及CSS简单页面布局练习
- 10maven的下载与使用（eclipse版）_ecliipse maven 下载
1. PCIE基础入门知识_pcie gen2
赞
踩
GT/s 是"每秒十亿次传输"
| 时间 | 版本 | 速率 |
|---|---|---|
| 2003 | Pcie 1.0 | 2.5GT/s |
| 2006 | PCIE 2.0 | 5GT/s |
| 2010 | PCIE 3.0 | 8GT/s |
| 2017 | PCIE 4.0 | 16GT/s |
高速接口：雷电接口（PCIEx4接口 ） PCIE接口
工作模式：Endpoint 和 Root Port。
Endpoint（终端）指的是 PCIe 总线中的最终设备，例如显卡、网卡等外部设备。Endpoint 是数据传输的最终目的地或来源，可以发送或接收数据。每个 Endpoint 都有一个唯一的地址，用于标识它在总线上的位置。
Root Port（根端口）是 PCIe 总线的起始点，通常是主板上的插槽，用于连接外部设备。Root Port 负责管理总线流量、路由数据以及与 Endpoint 通信。它是连接外部设备和计算机主机的桥梁，负责控制数据的发送和接收。
简而言之，Endpoint 是最终设备，Root Port 是连接外部设备和计算机主机的接口。数据从 Root Port 发送到 Endpoint 或从 Endpoint 接收到 Root Port。这些术语在 PCIe 架构中用于描述数据传输的起点和终点。
PCIE GEN1 GEN2 GEN3 与 x1 x2 x4 x16 的区别
PCI-E、PCI、PCI-X,以及×1、×4、×8、×16和Gen1、Gen2、Gen3的区别
| PCI Express
版本 | 推出 | Line
编码 | 原始
传输率[i] | 带宽（每个方向）[i] | | | | |
| — | — | — | — | — | — | — | — | — |
| | | | | ×1 | ×2 | ×4 | ×8 | ×16 |
| 1.0 | 2003 | 8b/10b | 2.5 GT
/s | 250 MB
/s | 0.50 GB/s | 1.0 GB
/s | 2.0 GB/s | 4.0 GB/s |
| 2.0 | 2007 | 8b/10b | 5.0 GT/s | 500 MB/s | 1.0 GB/s | 2.0 GB/s | 4.0 GB/s | 8.0 GB/s |
| 3.0 | 2010 | 128b/130b | 8.0 GT/s | 984.6 MB/s | 1.97 GB/s | 3.94 GB/s | 7.88 GB/s | 15.8 GB/s |
| 4.0 | 2017 | 128b/130b | 16.0 GT/s | 1969 MB/s | 3.94 GB/s | 7.88 GB/s | 15.75 GB/s | 31.5 GB/s |
| 5.0[5]
[6] | 2019[7]
[8] | NRZ 128b/130b | 32.0 GT/s[ii] | 3938 MB/s | 7.88 GB/s | 15.75 GB/s | 31.51 GB/s | 63.0 GB/s |
| 6.0 | 2021 | PAM4 & FEC FLIT 1b/1b | 64.0 GT/s | 7877 MB/s | 15.75 GB/s | 31.51 GB/s | 63.02 GB/s | 126.03 GB/s |
| 传输通道数 | 脚Pin总数 | 主接口区Pin数 | 总长 度 | 主接口区长度 |
|---|---|---|---|---|
| x1 | 36 | 14 | 25 mm | 7.65 mm |
| x4 | 64 | 42 | 39 mm | 21.65 mm |
| x8 | 98 | 76 | 56 mm | 38.65 mm |
| x16 | 164 | 142 | 89 mm | 71.65 mm |
PCIE 2.0 传输特性：
- 点对点传输（endpoint to root port）
- 串行总线，使用更少的接口
- 通道选择：x1 x2 x4 x8 x12 x16 x32
- 全双工通信（rx 与 tx相互独立）
- 基于数据包的协议传输
- 2.5Gbps/5.0Gbps
TLP事务包的四种读写事务
| 地址空间 | 事务类型 | 用途 |
|---|---|---|
| 存储器 | 读写 | 传送数据 自/至系统存储器空间的一个单元 |
| IO | 读写 | 传送数据 自/至系统IO空间的一个单元 |
| 配置 | 读写 | 传送数据 自/至PCI兼容的、设备配置空间的一个单元 |
| 消息 | 底线/厂商定义 | 通常用于带内的消息传递和时间报告 |
TLP报具体的传输类型
| TLP类型 | 使用路由方法 |
|---|---|
| MRd MRdlk MWr | 地址路由 |
| IORd IOWr | 地址路由 |
| CfgRd0 Cfgrd1 Cfgwr0 Cfgwr1 | ID路由 |
| Msg MsgD | 地址路由、ID路由或隐含式路由 |
| Cpl Cpld | ID路由 |
理论带宽计算 基于Gen2 lan2
Gen2 的 理论传输速率为 5Gbps , 由于最后在并行转串行的过程中会有20%的开销，那么目前的速率为4Gbps, 转化为byte 则为 500MBps ，由于在TLP事务包中传输的数据是存在很多配置信息的所以实际传输的效率更低，我们使用的riffa的框架的转化效率也在80%，所以实际的传输效率在400MBps左右
