Windows下构建AD9361 Vivado工程_ad9361的hdl工程

参考资料：ADI官方指南 Building HDL [Analog Devices Wiki]

1  配置环境

准备：Xilinx Vivado软件、Cygwin（安装git和make包）。

Windows上用Cygwin，安装Cygwin时，注意选择 ' git ' 和 ' make ' 。成功安装后，进入Cygwin界面，配置vivado路径：

export PATH=$PATH:/cygdrive/d/Xilinx/Vivado/Vivado/2019.1/bin

将/cygdrive/后面改成Vivado的安装路径 ，注意斜杠方向，和直接复制的文件夹地址斜杠相反。

2  从github上克隆HDL代码

注意选择你的Vivado对应版本的分支。master下的代码对应Vivado 2020.2版本，Vivado 2019.1对应2019_R2分支。新建一个文件夹并打开（注意不要有中文路径），空白处右击选择 ' Git Bash Here ' ，用Cygwin进入到目标文件夹后也可运行以下代码。

Vivado版本和分支的对应关系如下，详见 Releases [Analog Devices Wiki]。

2.1  Vivado 2020.2版本默认下载master即可

git clone git@github.com:analogdevicesinc/hdl.git

2.2  Vivado 2019.1版本克隆下来之后需要修改分支

git clone git@github.com:analogdevicesinc/hdl.git
cd hdl
git checkout hdl_2019_r2

即可得到对应分支下的文件。 

3  编译Xilinx工程

打开Cygwin，输入以下命令（找到相应的工程目录并进入），然后输入make指令，等待一段时间后即可得到Vivado可以打开的.xpr工程文件。

cd D:/demo/github/adi_2020_R2/hdl/projects/fmcomms2/zc706
make

 若报错，则找到错误提示中的log文件，查看具体出错原因，一般是vivado版本不匹配导致的。

4  结语

经过上述三个步骤后可以得到相应的.sdk目录下的xsa文件（vivado 2019.2及之后的版本）或hdf文件（vivado 2019.1及之前的版本），可导入Vitis或SDK软件，配合ADI官方github里的no-OS或Linux驱动代码进行后续的编译。