xilinx芯片管脚使用限制_Xilinx-FPGA器件管脚说明doc

作者：花生_TL007 | 2024-06-10 16:38:06

踩

fpga--xilinx管脚说明

管脚名称

I/O

配置

后

I/O

管脚描述

专用管脚

VCC

有多个

VCC

管脚，每个都必须连接＋

电源，且每个引脚最好连

接一个

0.01-0.1UF

的电容到地。

GND

有多个

GND

管脚，每个都必须接地。

CCLK

I or O

配置期间，主动配置方式时为输出或异步外围模式；从配置方式时

为输入或同步外围模式。

配置完后，

CCLK

有一个弱上拉电阻，

并能

够被选为回读时钟。

DONE

I/O

DONE

是一个带有内部上拉电阻的双向信号。做为输出，它指示配

置过程完成。做为输入，在

DONE

上施加一个低电平可以被配置以

延迟全局初始化和输出允许。

/PROGRAM

低电平有效，可使

清除掉它的配置存储器，被用

作初始化配置周期。当

/PROGRAM

变高时，

FPGA

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/花生_TL007/article/detail/699564