热门标签
热门文章
- 1Verilog电路设计语法基础_verilog语言中always是什么意思
- 2netlink机制_/proc/net/netlink
- 3FPGA结构：LATCH（锁存器）和 FF（触发器）介绍_ff en触发器
- 4Spark on Hive 和 Hive on Spark的区别与实现_hive on spark 和spark on hive
- 5SQL数据插入操作详解，让你不再迷茫_sql插入数据
- 6深度学习保姆级别之NLP入门文本分类之情感分析_nlp 文本情感分类项目
- 7C++:关联式容器：unordered_map_c++ unordered_map
- 8Oh! Binlog还能这样用之Canal篇_canal binlog
- 9python requests v2.22.0源码阅读_python requests-2.22.0 依赖的包
- 10C++11新特性：STL中的无序关联容器unordered_map的底层实现和用法_unordered_map扩容
当前位置: article > 正文
vscode 配置verilog环境
作者：盐析白兔 | 2024-04-22 08:24:09
赞
踩
vscode 配置verilog环境
一、常用的设置
1、语言设置
安装如下插件，然后在config
2、编码格式设置
解决中文注释乱码问题。vivado 默认是这个格式，这里也设置一样。
ctrl +shift +p 打开设置项
3、插件信任区设
打开一个verilog 文件，显示是纯本文，没有自动识别，左侧的插件显示灰色，且有防御的小图标。
打开设置，将 ✔ 去掉，重启即可。
二、常用的插件
1、verilog插件
具备语言识别，颜色标记，语句补全，自动例化功能
2、testbench 插件
可以自动生成测试激励文件
3、格式排版
定义跳转插件
不需要额外的设置，装上这个插件即可。理论上iverilog 插件也支持定义跳转，实际测试不行，需要搭配下面这个插件。
安装之后，右上角会出现下图的这个栏，有编译，接口生成，和模块复制的几个选项。
代码对其插件
比如原先的代码如下图所示
使用快捷键ctrl + L 实现如下图的对其
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/盐析白兔/article/detail/467677
推荐阅读
相关标签
