搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
小丑西瓜9
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
【绝对干货】AI提示工程(Prompt Engineering)最佳实践_利用意图分类确定与用户查询最相关的指令
2
TV04-2——电视机_1. 编写一个java应用程序,模拟家庭购买一台电视,即家庭将电视作为自己的一个成员,
3
Linux驱动入门(二)——嵌入式处理器介绍和构建驱动程序开发环境_嵌入式系统的驱动
4
Machine Learning第七周笔记:支持向量机
5
C# Winform SQLite学习笔记(一):SQLite基本介绍_winform sqllite
6
FPGA实现PID控制算法(含仿真)_fpga pid控制
7
什么是云原生应用
8
Storm详细配置
9
分享一个开源免费、功能强大的视频播放器库,html5移动web开发
10
如何使用LiveData实现Room数据库的数据变化监听?_livedata room
当前位置:
article
> 正文
基于Lattice XO2-4000HC FPGA核心板及电子森林综合训练底板的ADC数字电压表及OLED显示设计(Verilog)_在verilog hdl中编写代码以通过adc读取电压数据并在lcd上显示
作者:小丑西瓜9 | 2024-04-19 21:23:38
赞
踩
在verilog hdl中编写代码以通过adc读取电压数据并在lcd上显示
目录
:pushpin: 前言
:space_invader: 设计模块及设计思路
:fried_shrimp: ADC驱动及数码管显示模块:adc_driver2seg
ADC驱动模块(已验证)
数码管显示模块(已验证)
二进制转BCD码模块
数码管驱动模块
adc2seg顶层模块
adc_driver2seg顶层模块
:honey_pot: OLED驱动模块:oled_driver_adc(实验验证)
oled_cmd_RAM
oled_char_RAM
oled_driver_adc顶层模块
:rocket: 项目顶层模块:proj_top
:cyclone: 程序下载及调试
:beginner: .JED文件
:palm_tree: 调试
:books: 参考资料及下载链接
声明:
本文内容由网友自发贡献,转载请注明出处:
【wpsshop博客】
推荐阅读
article
从零开始
verilog
以太网交换机
(二)
MAC
接收
控制器
的设计与实现_如何开发
一个
以太网交换机
...
本章进行
MAC
控制器
的设计与实现,共分为两个部分:接收
控制器
和发送
控制器
。整体架构可以参考:
从零开始
verilog
以...
赞
踩
article
FPGA
-
vivado
仿真
导出
波形文件_
vivado
导出
仿真
数据...
在
vivado
仿真
中,没有提供直接
导出
波形文件的功能,我们要
导出
波形文件可以按照下面方式进行:1、运行
仿真
后,在simu...
赞
踩
article
FPGA
学习笔记:
Vivado
simulation
仿真
波形
二进制
显示_
vivado
仿真
波形图怎...
FPGA
学习笔记:
vivado
仿真
二进制
显示 _
vivado
仿真
波形图怎么弄出来
vivado
仿真
波形图怎么弄出来 ...
赞
踩
article
stm32
+
MAX30102
+OLED...
stm32
+ 1个心率血氧模块(
MAX30102
)+ 1个WiFi模块(ESP8266-01S) + 蜂鸣器 + OL...
赞
踩
article
基于
STM32
以及
HAL
库
的
MAX30102
模块
使用+
OLED
显示(资源下载免费,在博主我
的
资源下载...
必须要有I2C驱动,为其
模块
的
寄存器写入相应
的
配置,才能够驱动红灯亮起(里面包括红光以及红外光)。那我们买回
模块
之后,如...
赞
踩
article
数字IC/
FPGA
——
亚稳态
及
跨
时钟
域
...
- 什么是
亚稳态
-
亚稳态
会造成什么- 平均故障间隔时间- 如何解决
亚稳态
- 同步
时钟
和异步
时钟
- 单bit电平信号如何...
赞
踩
article
FPGA
-
以太网
UDP
通信
(一)...
以太网
是现实世界中最普遍的一种计算机网络。
以太网
有两类:第一类是经典
以太网
,第二类是交换式
以太网
,使用了一种称为交换机的...
赞
踩
article
【
FPGA
】
3
-
8
译码器
—— 组合
逻辑
| 熟悉语法及开发环境_
3
-
8
译码器
的
逻辑
表达式
...
当助教了,咱得负责,复习中_
3
-
8
译码器
的
逻辑
表达式
3
-
8
译码器
的
逻辑
表达式
...
赞
踩
article
【
FPGA
】
Verilog
:组合电路 |
3
—
8
译码器
|
编码器
|
74LS14
8
_verilo...
【
FPGA
】
Verilog
:组合电路 |
3
—
8
译码器
|
编码器
|
74LS14
8
_
verilog
hdl设计一个
3
...
赞
踩
article
FPGA
译码器
+
解码器
(含
代码
)_
fpga38
译码器
代码
...
FPGA
编码器+
译码器
_
fpga38
译码器
代码
fpga38
译码器
代码
译码器
首先从大家最熟悉...
赞
踩
article
FPGA
IO
命名与
Bank
划分_如何判断a7的
fpga
io是不是hp
bank
...
介绍
FPGA
IO
命名与
Bank
简介、划分查找。_如何判断a7的
fpga
io是不是hp
bank
如何判断a7的
fpga
...
赞
踩
article
FPGA
中的
latch
锁
存器
_
half
latch
...
FPGA
中的
latch
锁
存器
_
half
latch
half
latch
...
赞
踩
article
FPGA
/IC秋招
面试题
1(解析版)
_
fpga
题库
...
fpag面试选择题,数字IC面试选择题
_
fpga
题库
fpga
题库
分...
赞
踩
article
FPGA
/数字IC(芯海科技2022)
面试题
2(解析版)_
在
静态
时序
分析
中计算
时钟
延迟
需要
考虑
以下
...
FPGA
\数字IC
面试题
_
在
静态
时序
分析
中计算
时钟
延迟
需要
考虑
以下
哪些因素
在
静态
时序
分析
中计算
时钟
延迟
需要
考虑
以下
哪些因...
赞
踩
article
【
FPGA
/
verilog
-入门学习
10
】
verilog
查表法
实现
正弦
波形发生器
...
那么就意味着你会延时两个时钟周期输出数据,在Summary中也可查看。1,使用matlab 生成数据,制作sin_rom...
赞
踩
article
FPGA
(四):
FPGA
通过
查表的方式
生成
正弦波
_
生成
已知频率的
正弦波
fpga
...
这里
通过
两种方式来实现
FPGA
查表
生成
正弦波
先看图这是
FPGA
通过
查ROM表
生成
正弦波
的原理下面开始介绍具体实现方法:这...
赞
踩
article
verilog
always
的用法_
verilog
always
用法...
always
语句块从仿真0时刻开始执行其中的行为语句;最后一条执行完成后,再开始执行其中的第一条语句,如此往复循环,直到...
赞
踩
article
【
Verilog
】
一
、
Verilog
的
always
使用
_verilog
always
用法...
【
Verilog
】
一
、
always
使用
有不足请各位观众老爷批评指正~
一
、
Verilog
HDL 模块的模板(仅考虑用于逻...
赞
踩
article
Verilog
学习第四节(从计数器到可控制线性序列机——
LED
实验进化六部曲)_现
需要
在
主
循环
中编...
1:锻炼了自己分析波形
的
能力,自己调试,最初小梅哥
的
代码
在
间隔10ms
的
时间里会一直保持ctrl[0]
的
状态,让波形看
的
...
赞
踩
article
基于
vivado
+
Verilog
FPGA
开发
— 基于线性序列机的SPI接口
ADC128S102
逻...
._
adc128s102
具备
sha
adc128s102
具备
sha
代码规范:
Verilog
...
赞
踩
相关标签
macos
fpga开发
IC
FPGA
芯片设计
vivado
仿真
学习
stm32
嵌入式硬件
单片机
udp
网络协议
Verilog
锁存器
科技