赞
踩
深入还是得靠自己学——尤其是脚本代码的编写
目录
windows的dump,看波形容易死机,代码无法运行,或者大的波形出错!
都可以写多行,如+incdir + 多个路径找,找不到compile会报错
&——后台执行符号,第一行的:#!——表明是一个cshell的脚本
vlog——编译verilog代码。
-o0—— -optimization 0就是不optimization(仿真速度慢一点),optimization有时会把内部信号优化掉,导致在波形里面看不到了。
-vlog01compat——兼容Verilog2001语法 -f ——文件:flist.f
vsim——编译如果没有出错,就告诉modelsim进行仿真 tcl脚本vsim命令的参数列表(纯英文,无注释)
http://t.csdn.cn/evtgZ
这段代码就是ppt中讲解的代码:do ./wave.do —— 一开始没有波形,就注释掉,有波形后可以存一下波形!再下一次就可以直接加载波形(演示)
选中波形,右键、add wave
加载后,wave窗口就有了信号!
因为wave.do已经存在了,再次执行脚本就可以直接调用上面我们修改好格式、保存好的wave.do!!!!!这样省去了多次修改仿真波形的繁琐步骤!!!
告诉modelsim要做coverage测试,sbcet是coverrage的类型 http://t.csdn.cn/O1Qgd http://t.csdn.cn/HTAnF
编译 full64——64位机器
dump波形的名字,dump波形的顶层文件:即tb下所有波形都做dump
stimulation 没有错误就可以(warning),设计风格的警告和错误没有大问题↓
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。