FPGA的原理与结构_fpga的结构原理

FPGA基于查找表（Look Up Table,LUT）技术，主要由以下7部分组成： 

 1. 可编程输入/输出单元（IOB）：简称I/O单元，是芯片与外部电路的接口部分，实现输入/输出信号的驱动与配置功能。

2. 可配置逻辑块（CLB）：CLB为FPGA内的基本逻辑单元，每个CLB包含一个可配置开关矩阵，矩阵由4个或6个输入、选型电路和触发器组成。通过灵活配置开关矩阵，可实现组合逻辑、移位寄存器、RAM等功能。

3. 数字时钟管理模块（DCM）：通过数字时钟管理和相位环路锁定，从而提供精确的时钟综合，降低时钟抖动。

4. 嵌入式块RAM（BRAM）：BRAM可被配置为单口RAM、双口RAM、内存地址存储器（CAM）及FIFO等常用存储结构，拓展了FPGA的应用范围，增加了其灵活性。

5. 布线资源：FPGA内部有丰富的布线资源，划分为4类。第一类为全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；第二类为长线资源，用来完成芯片BANK间的高速信号和第二全局时钟信号的布线；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互联和布线；第四类为分布式布线资源，用于专有时钟、复位等控制信号线。

6. 底层内嵌功能单元：内嵌功能模块主要指DLL（Delay Locked Loop）、PLL（Phase Locked  Loop）、DSP、和CPU等软处理核。

7. 内嵌专用硬核：为了提高FPGA的性能，芯片内部集成了一些专用的硬核。如乘法器、高速串行收发器（SerDes）等，通过例化IP核实现调用。相较于底层内嵌功能单元，硬核的通用性较差。

参考：《无线通信FPGA设计》 田耕 徐文波 张延伟等.