搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
小丑西瓜9
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
ZYNQ基本用法------DDR(1)_zynq ddr
2
超详细陀螺仪MPU6050模块输出姿态角(有完整版源码)_smplrt_div最大值为多少
3
【burpsuite下载与安装教程】_burpsuite下载安装
4
3D 纹理贴图基础知识_纹理贴图的作用
5
Module build failed: Error: Cannot find module '@babel/core'_module build failed: error: cannot find module 'ba
6
msf后渗透(Meterpreter命令)_meterpreter kiwi
7
【数据结构】哈希表——C语言_c语言哈希表
8
基于python+Django+vue微博用户情感分析系统+源代码+文档说明_情感分析系统前端
9
重磅上线 Octopus 2.0 |解读章鱼网络及其两大开拓性贡献_octopusv2
10
Linux GDB调试死锁问题
当前位置:
article
> 正文
vivado 在硬件管理器中调试 AXI 接口
作者:小丑西瓜9 | 2024-04-23 06:39:05
赞
踩
vivado 在硬件管理器中调试 AXI 接口
在硬件管理器中调试
AXI
接口
IP integrator
中的
System ILA IP
支持您在
FPGA
上对设计执行系统内调试。在
Versal
器件上
,
System ILA
核已被废
弃。现在
,
在含
AXIS
接口的标准
ILA
中支持接口调试。如需监控
IP integrator
块设计中的接口和信号
,
可使用此功
能。
请访问此
链接
并参阅《
Vivado Design Suite
用户指南
:
采用
IP integrator
设计
IP
子系统》
(
UG994
)
中的相应内容
,
以
了解在块设计中调试接口和
/
或信号线的步骤。
如果在
IP integrator
块设计中已例化
System ILA
调试核
,
则可在波形窗口中调试并监控
AXI
传输事务及其对应的读写
事件。
波形和
AXI
接口
System ILA
调试核支持您将接口作为插槽以便进行调试和监控。每个插槽都对应于在
IP integrator
块设计中进行调试
的
1
个接口。在下图中显示了
2
个
AXI4
接口
,
System ILA IP
当前正在插槽
0
和插槽
1
中分别对其进行探测。
波形查看器中的
AXI
传输事务
在波形查看器中可以查看与
System ILA
所调试的
AXI3
、
AXI4
和
AXI4-Lite
接口关联的传输事务
,
如下图所示
AXI
传输事务定义如下
:
• 读取传输事务
,
此类事务随
AR
(
读取地址
)
通道上的“地址命令
(Address Command)
”事件开始而启动。
• 读取传输事务
,
此类事务随
R
(
读取数据
)
通道上的“最后一次读取数据
(Last Read Data)
”事件结束。
• 写入传输事务
,
此类事务随
AW
(
写入地址
)
通道上的“地址命令
(Address Command)
”事件开始而启动。
• 写入传输事务
,
此类事务随
B
(
写入响应
)
通道上的“写入响应
(Write Response)
”事件而结束。
仅当地址、数据和
/
或响应事件具有匹配的
ID
时
,
才会显示相应的传输事务。此外
,
仅当采集数据波形中启动事件和
结束事件都发生时
,
才会在波形中显示相应的传输事务。当在“
Waveform
”窗口中显示多个未完成
/
重叠的传输事务
时
,
会使用多个传输事务行。
接口上的传输事务可能导致
System ILA IP
中未完成的传输事务追踪逻辑发生溢出
,
如下图所示。
可能出现
2
种溢出状况
:
• 特定
ID
的未完成传输事务数量导致传输事务计数器容量溢出。
• 包含未完成的传输事务的
ID
数量导致可用计数器数量溢出。
在上述任一情况下
,
溢出状况均可通过在
IP integrator
块设计中重新自定义
System ILA
核以增大未完成的读取和
/
或写
入传输事务数量来解决。请参阅下图。
本文内容由网友自发贡献,转载请注明出处:
https://www.wpsshop.cn/w/小丑西瓜9/article/detail/472634
推荐阅读
article
【
Xilnx
FPGA
】
ubuntu20.04
vivado
和
vitis
找不到
zynq
设备...
参考如何下,ubuntu下需要手动安装驱动,在安装目录下执行sudo ./install_drivers。执行sudo ...
赞
踩
article
vivado
在
硬件
中调试
逻辑设计
...
vivado
在
硬件
中调试
逻辑设计
vivado
在
硬件
中调试
逻辑设计
在
硬件
中调试
逻辑设计
...
赞
踩
article
Vivado
PLL
锁相环
IP
核的
使用
...
使用
的FPGA是Xilinx的XC7A35TFGG484-1,
使用
Vivado
调用
PLL
IP
核来实现倍频效果,使50M...
赞
踩
article
【
vivado
】
clock
wizard
时钟
IP_
vivado
clock
wizard
...
原因如下:与PLL输出
时钟
驱动的逻辑单元需要保持复位状态,直到PLL的LOCKED信号输出拉高为时,此刻表明
时钟
被锁定,...
赞
踩
article
可调
时钟
频率
——IP核
PLL
/
MMCM
仿真及上板实验(
Vivado
)_
vivado
仿真测试
时钟
分频代...
在大多数实验项目中,所需要的
时钟
频率
不尽相同,因此需要根据需求产生特定的
时钟
频率
。
PLL
(Phase Locked lo...
赞
踩
article
Vivado
clocking
wizard
IP核
PLL
/MCMM配置...
对于一个简单的设计来说,FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成的,但是对于稍微复杂一...
赞
踩
article
【
FPGA
】
xilinx
Vivado
UART
IP核使用_
fpga
uartlite
ip...
xilinx
Vivado
UART
IP核的例化及调用_
fpga
uartlite
ip
fpga
uartlite
i...
赞
踩
article
Vivado
下
IP
核 之
ROM
读写_
vivado
rom
...
本实验基于Xinlinx 黑金AX7A035FPGA开发板在
Vivado
平台下,介绍如何使用 FPGA 内部的
ROM
...
赞
踩
article
vivado
如何
添加
时序
约束
_
如何
在
vivado
中添加时钟
约束
...
vivado
如何
添加
时序
约束
一个 FPGA 设计除了管脚分配以外,还有一个重要的
约束
,那就是
时序
约束
,这里通过向导方式...
赞
踩
article
(五)
vivado
创建
时序
约束
_
vivado
时序
约束
...
创建
时序
约束
_
vivado
时序
约束
vivado
时序
约束
一、
时序
约束
是什么?
时序
约束
(Timi...
赞
踩
article
vivado
时序
约束
_
vivado
时序
约束
...
XDC的基本语法可以分为时钟
约束
、IO
约束
以及时序例外
约束
,对一个设计进行
约束
的先后顺序也可以按照这三类
约束
依次进行。时...
赞
踩
article
Vivado
IP
核
被
锁
的解除方法...
在使用vivado进行开发时,我们经常会用到别人的工程,如果我们更改工程所使用的芯片型号(
Vivado
工程导入
IP
核
的原...
赞
踩
article
vivado
ip
核
锁定问题_
vivado
2020
添加
ip
核
卡住...
以前版本的工程所使用的
ip
用新版本打开老是报错就需要对
ip
核
进行更新,查阅后发现有两种方法解决一,Tools ->...
赞
踩
article
Vivado
IP
核锁定
的
两种解决
方法
_
vivadoip
核上锁提升在禁用核容器
的
情况
下继续...
发生
IP
核锁定,一般是
Vivado
版本不同导致
的
,下面介绍两种
方法
:一、常用
的
方法
1.生成
IP
核
的
状态报告 Tools ...
赞
踩
article
Vivado
IP
核锁定
的
解除
方法
...
发生
IP
核锁定,一般是
Vivado
版本不同导致
的
,下面介绍几种
方法
:1 常用
的
方法
1).生成
IP
核
的
状态报告Report...
赞
踩
article
vivado
IP
核被锁解决
方法
_
vivado
的
bd
中
ip
核被锁住...
方法
1:1.点击Report–>Report
IP
Status。2.勾选被锁的
IP
核,点击Upgrade Select...
赞
踩
article
1
、
Vivado
安装
及其破解...
本博客纯粹为了今后实验室入坑小师弟们写的,也方便我交接砖头。我开始做FPGA只是为了老板项目将FPGA做背光控制器。当时...
赞
踩
article
IP
is
locked
的解决办法
Vivado
...
发生
IP
核锁定,一般是
Vivado
版本不同导致的,当用新版本打开老版本的project时,会出现下面
IP
核被锁的情况,下...
赞
踩
article
vivado
ip
核
被锁,丢失等
问题
以及
IP
总线接口封装_
vivado
ip
核
上锁...
vivado
ip
核
被锁,丢失等
问题
以及
IP
总线接口封装_
vivado
ip
核
上锁
vivado
ip
核
上锁 ...
赞
踩
article
vivado
下载bit报错End
of
startup
status
:LOW_
end
of
sta...
End
of
startup
status
:LOW增加一条约束set_property BITSTREAM.CONFIG...
赞
踩
相关标签
fpga开发
vivado
tcp/ip
时序
ip核
upgrade
zookeeper
推荐系统
eclipse
css
https
网络协议
网络
FPGA
Vivado
硬件工程
arm开发
fpga