Xilinx Virtex-5 FPGA CLB资源学习笔记_v5 fgpa

作者：木道寻08 | 2024-06-20 09:26:58

踩

v5 fgpa

FPGA CLB介绍

一个CLB包含两个Slice，两个Slice分别位于独立的列，有各自的进位链，他们相互不连接。每个CLB连接到一个Switch matrix上已完成布线。CLB中底部的Slice为Slice0，上部的为Slice1。

Xilinx给Slice的标号为X代表列、Y代表行，从die的左下角开始排序。

每个Slice包含4个逻辑生成器（6-LUT）、4个Storage element、4个Wide-function multiplexer、1个进位逻辑。这些器件可以实现逻辑、算术运算、ROM的功能。此外，有一些Slice可以支持2种额外功能：用Distributed RAM存数、32位移位寄存器，这些有额外功能的Slice叫SliceM。其他的Slice叫SliceL。

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/木道寻08/article/detail/739355