当前位置:   article > 正文

Xilinx FPGA 移位寄存器IP延时问题

fpga内部有延时ip吗

软件版本:Vivado2016.1

在使用移位寄存器IP时,对于不同延时拍数的使能延时可能会有问题。

(1)32深度的可变长度移位寄存器,IP生成界面如下图所示。

 

 

(2)128深度的可变长度移位寄存器,IP生成界面如下图所示。

 

 

仿真查看:同样都是延迟10拍,但对于第二个却延时了11拍。。。奇葩

 

以上。

 

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/木道寻08/article/detail/896792
推荐阅读
相关标签
  

闽ICP备14008679号