【INTEL（ALTERA）】使用 PCI Express 的可扩展交换机FPGA IP 时，为什么在仿真中 CFGRd TLP 目标到上游端口的完成数据值始终为零_altera fpga 与 pci ip

作者：知新_RL | 2024-08-18 08:45:33

踩

altera fpga 与 pci ip

说明

由于 Quartus® Prime Pro Edition 软件 22.3 及更早版本存在问题，在仿真中，CFGRd 目标到 swith 上游端口配置空间的完成数据始终为零。

解决方法

要变通解决此问题，请通过以下步骤手动编辑文件中的内存初始化文件（MIF）路径目录：

打开文件 <project_directory>/ip/switch_upstream_port/switch_upstream_port_intel_pcie_sep_ptile_top_0/synth/switch_upstream_port_intel_pcie_sep_ptile_top_0.v。
改变的。MIF_DIRECTORY带有项目路径和 MIF 位置的参数，例如：

.MIF_DIRECTORY （“<project_directory>/IP/switch_upstream_port/ switch_upstream_port_intel_pcie_sep_ptile_top_0/intel_pcie_sep_ptile_top_211/synth/sep/mif”），

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/知新_RL/article/detail/996805