赞
踩
软件环境:Quartus II 13.1 & Modelsim Starter Edition 13.1 & notepad++ & TimeGen 3.1 & ImageShow(生成图片的mif文件)
硬件环境:黑金AX309开发板 ,联想VGA显示器
总体设计思路采用Top2down设计,首先是系统top模块,再往下按照功能的不同分为5个:
按键模块和系统时钟PLL模块就不再讲解了
如下图RTL示意图
其中重难点模块是蛇身控制模块(5颗星)、VGA显示&状态模块(4颗星)、苹果生成模块(3颗星)。
在家自学FPGA三个月,学习脉络大体如下:
完成这些小项目之后,深感在时序设计方面实战经验的严重匮乏,往往很多bug都是时序对齐出了问题,后面打算研究小梅哥的《小梅哥FPGA时序约束从遥望到领悟》,加深一下理解和丰富下实战经验
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。