赛灵思的block memory generator用户手册pg058翻译和学习（管脚描述AXI4 Interface Block Memory 1）_为什么block memory generator中各个接口的含义

作者：笔触狂放9 | 2024-06-01 18:28:29

踩

为什么block memory generator中各个接口的含义

读赛灵思IP手册，block memory generator Product Guide，即内存memory系列（如RAM ROM等）的手册。本期为第十六期，介绍Chapter2的Product Specification 管脚描述AXI4 Interface Block Memory (1)。
P32

AXI4 Interface Block Memory Generator Signals

AXI4 Interface - Global Signals

AXI4接口块存储器发生器信号

AXI4接口-全局信号

Table 2-6: AXI4 or AXI4-Lite- Global Interface Signals

表2-6：AXI4或AXI4 Lite-全局接口信号
在这里插入图片描述

Table 2-7: AXI4 Write Channel Interface Signals

表2-7:AXI4写入通道接口信号
在这里插入图片描述

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/笔触狂放9/article/detail/658899