devbox
繁依Fanyi0
这个屌丝很懒，什么也没留下！
关注作者
热门标签
热门文章
当前位置:   article > 正文

FPGA学习笔记 1 -- Quartus软件的使用_quartus生成sof文件

作者：繁依Fanyi0 | 2024-07-28 05:33:19

赞

踩

quartus生成sof文件

软件的使用

一、FPGA开发流程

打开软件→新建工程→设计输入（verilog代码）→配置工程（I/O引脚复用）→分析与综合（对设计输入进行分析，检查是否有语法错误）→分配引脚（根据原理图分配）→编译工程（生成sof文件）→下载程序

二、Quartus II 13.1软件

1.新建工程

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2.添加设计文件

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3.分析与综合

在这里插入图片描述

4.分配引脚

在这里插入图片描述
或
找到工程路劲下的.qsf文件，直接添加或修改引脚
在这里插入图片描述
在这里插入图片描述
或
创建一个tcl文件，里面写好引脚配置，再添加到工程
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

5.编译工程

在这里插入图片描述

6.下载

有两种下载方式，sof文件和jic文件下载，sof是下载到FPGA芯片里面执行的，断电重启后就不执行了，jic文件是下载FPGA flash里面，断电重启后会执行。
sof文件下载
在这里插入图片描述
jic文件下载
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
现象

FPGA流水灯

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/繁依Fanyi0/article/detail/892980
推荐阅读
相关标签

Copyright © 2003-2013 www.wpsshop.cn 版权所有，并保留所有权利。

  

闽ICP备14008679号