当前位置:   article > 正文

fpga如何约束走线_FPGA中的CLOCK REGION和SLR是什么含义

fpga中slr与sll
1dd87d551fab5b30829cb5e22fa9c15c.png 上期内容:FPGA中的BEL, SITE, TILE是什么含义 135eae6eb0f18a8c13fd515190e479b6.png

由BEL到SITE再到TILE,具体内容可看上篇推文,那么TILE之上是什么呢?

CLOCKREGION 不同类型的TILE按列排列构成了CLOCK REGION,如下图所示。实际上,考虑到时钟走线,每片FPGA都被分割为多个CLOCK REGION。 c259e3558fe66719ab30856b7b37242b.png CLOCK REGION包含多个TILE,而TILE又有SITE构成,SITE又有BEL构成,因此,已知CLOCK REGION可以很方便地找到其下的TILE、SITE和BEL。反过来,已知SITE或TILE,可以找到其所在的CLOCK REGION。但如果已知BEL,不能直接找到其所在的CLOCK
声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/羊村懒王/article/detail/731150
推荐阅读
相关标签
  

闽ICP备14008679号